車載移動電視接收的系統(tǒng)方案

1、車載移動電視接收的系統(tǒng)方案車載移動電視接收的系統(tǒng)方案Dr.AxelZimmermannDr.Ing.WolfgangSautter在柏林推出的在柏林推出的DVBDVBT（地面數(shù)字廣播）數(shù)字電視也已經(jīng)影響到汽車娛樂系統(tǒng)中的電視（地面數(shù)字廣播）數(shù)字電視也已經(jīng)影響到汽車娛樂系統(tǒng)中的電視接收?，F(xiàn)在，汽車電視接收機不僅能夠接收模擬電視信號（它仍將在城市以外的地區(qū)繼續(xù)接收?，F(xiàn)在，汽車電視接收機不僅能夠接收模擬電視信號（它仍將在城市以外的地區(qū)繼續(xù)存在

2、數(shù)年），而且也能夠接收和處理存在數(shù)年），而且也能夠接收和處理DVBDVBT信號。信號。HirschmannHirschmannElectronicsElectronics已經(jīng)開發(fā)出基已經(jīng)開發(fā)出基于FPGAFPGA的“混合電視接收機”，以滿足此類新興的需求。新的混合接收機還采用了改進的的“混合電視接收機”，以滿足此類新興的需求。新的混合接收機還采用了改進的分集算法，獲得更好的模擬接收質(zhì)量。分集算法，獲得更好的模擬接收質(zhì)量。最初規(guī)劃的模擬電

3、視發(fā)射機是面向固定的家庭用戶，在屋頂上安裝定向天線就可以收到清晰的圖像。然而，用于移動電視接收的天線通常安放得都更低。不僅天線高度不一，而且由于接收的信號隨著汽車的運行路線不斷地變化，在這種情況下也無法使用定向天線。另外，由于信號經(jīng)建筑物或其它車輛的散射和折射，接收的信號會相互疊加。這樣會導(dǎo)致信號的損失（Rayleigh幅度分布）。德國（柏林）第一代DVBT網(wǎng)絡(luò)是為便攜接收而不是移動接收而設(shè)計的。因此，要獲得令人滿意的車內(nèi)電視接收效果需

4、要具有多天線的“分集”系統(tǒng)。例如，使用“掃描分集”技術(shù)，系統(tǒng)自行控制在不同天線之間切換，選擇具有最高接收電平的天線。對于模擬電視，因為視頻和聲音的載波相差5MHz，且受到不同源的干擾，所以可以分別對視頻和聲音進行這種切換。Hirschmann的接收機為疊加接收信號的模擬電視設(shè)計了一個改良的專用過程。首先掃描信號，然后對時間同步，之后測算每個獨立信號的質(zhì)量。采用這種測試方法確定“權(quán)重因子”。這些權(quán)重因子乘以每個接收信號。這種處理過程得到的

5、信號比單一的最佳接收信號具有更好的信噪比。DVBT接收機天線采用MRC（最大比值合并）分集。采用這種方式，將最佳的載波信號組合形成輸出信號，即使車輛的運行速度超過100Kmh（60mph）也能確保汽車電視獲得良好的接收質(zhì)量。頻率分集的作用獨立于天線分集：在接收過程中，Hirschmann混合電視接收機無需對用戶部分作任何操作，就掃描發(fā)射機情況。如果發(fā)現(xiàn)某個信道承載同樣的內(nèi)容，但接收質(zhì)些指令也會通過MOST總線發(fā)送給收發(fā)信機。主機控制器和

6、接收機的可配置部分之間進行通信，管理整個系統(tǒng)的控制功能。低成本的低成本的FPGAFPGAHirschmann電視接收機中使用的低成本CycloneEP1C12器件有12000多個邏輯單元和234Kbit的嵌入存儲器。該系列中的所有五個器件都有汽車溫度范圍（40C至125C）的產(chǎn)品。這些器件中的嵌入存儲器由多個4608bit的存儲塊組成，可以快速地訪問本地的數(shù)據(jù)存儲器資源。每個存儲塊支持多種配置，包括真雙口和單口RAM、ROM和FIFO。

7、由于CycloneFPGA提供了專用接口，能夠很容易地配置為同DDRSDRAM或FCRAM通信。該接口具有高達266Mbps的快速可靠的數(shù)據(jù)傳送性能。Cyclone器件系列具有八個低偏移的全局時鐘網(wǎng)，它們分布在整個芯片內(nèi)，由四個專用時鐘管腳饋入。對于整個系統(tǒng)的時鐘管理，器件的PLL（每個有三個輸出抽頭）也能夠勝任頻率合成和相位偏移的工作。內(nèi)嵌處理器的內(nèi)嵌處理器的FPGAFPGA系統(tǒng)系統(tǒng)CycloneFPGA顯然是為基于處理器的應(yīng)用進行了

8、優(yōu)化，尤其是能從嵌入軟核處理器如Altera的Nios處理器中受益的應(yīng)用。典型的Nios控制器系統(tǒng)由一個CPU、片內(nèi)RAM和ROM、一個外部存儲控制器和許多串行和并行接口組成。這樣一個基于Nios的系統(tǒng)需要大約1500個邏輯單元（LE），占用CycloneEP1C12器件有效邏輯資源的12.5%。所有的Nios模塊都可以通過多主交換陣列連接到Avalon總線上。Nios處理器是一款五級流水線的16或32位RISC處理器，基于數(shù)據(jù)和地址總

9、線完全分離的Harvard結(jié)構(gòu)。Avalon交換陣列完全支持以上種總線。Nios處理器的同步接口，低的資源利用率和優(yōu)化的性能使之極其適合于在可編程邏輯中實現(xiàn)。其它的特性包括多達512個寄存器的大型寄存器組和多達64個優(yōu)先級可調(diào)的中斷。Nios處理器的用戶也可自行為Nios處理器設(shè)計增加專用指令。這些指令是由用戶定義在硬件中實現(xiàn)的處理器命令。例如，在軟件中估計需要80個時鐘周期的乘法功能若以專用指令執(zhí)行只需要兩個周期。這樣就能將諸如加速信