基于fpga軟核的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)-論文網(wǎng)

1、基于基于FPGA軟核的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)軟核的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)論文網(wǎng)論文網(wǎng)數(shù)據(jù)采集在現(xiàn)代工業(yè)生產(chǎn)及科學(xué)研究中的重要地位日益突出，并且對(duì)實(shí)時(shí)采集、實(shí)時(shí)傳輸、實(shí)時(shí)處理的高速數(shù)據(jù)采集的要求也不斷提高。此外，針對(duì)于不同的場(chǎng)合，數(shù)據(jù)采集系統(tǒng)的數(shù)據(jù)采樣參數(shù)要求也不同。工業(yè)生產(chǎn)與科研領(lǐng)域中對(duì)數(shù)據(jù)采集研發(fā)提出了以下的要求：接口簡(jiǎn)單靈活且有較高的數(shù)據(jù)傳輸率；采集器體積小、抗干擾能力強(qiáng)、能夠?qū)?shù)據(jù)做出快速的存儲(chǔ)，并及時(shí)進(jìn)行分析和處理；設(shè)計(jì)周期短，能快

2、速適應(yīng)市場(chǎng)需求。USB2.0以其即插即用、支持熱插拔的靈活性，以及高達(dá)480Mbps的傳輸速率，成為了高速數(shù)據(jù)傳輸接口的首選。而現(xiàn)場(chǎng)可編程門陣列FPGA以其工作頻率高、集成度高、穩(wěn)定性良好、抗干擾能力強(qiáng)等優(yōu)點(diǎn)，逐步成為各領(lǐng)域數(shù)據(jù)采集數(shù)字電路選擇的趨勢(shì)。FPGA集成軟核有設(shè)計(jì)周期短，設(shè)計(jì)投入少等優(yōu)越性，由于不涉及具體的物理實(shí)現(xiàn)，可以方便移植到各種FPGA硬件平臺(tái)，極大提高了它的靈活性和適應(yīng)性。1系統(tǒng)方案與結(jié)構(gòu)數(shù)據(jù)采集系統(tǒng)性能指標(biāo)修改主要集

3、中在AD轉(zhuǎn)換模塊與FPGA控制模塊的修改上，在USB2.0接口的硬件、固件、驅(qū)動(dòng)程序的設(shè)計(jì)以及PC機(jī)應(yīng)用軟件的設(shè)計(jì)基本沒有變化。而AD轉(zhuǎn)換模塊的修改可以通過AD轉(zhuǎn)換芯片的選擇與輸入信號(hào)調(diào)理電路設(shè)計(jì)更改得以解決。但是，更換不同的AD轉(zhuǎn)換芯片必然給AD轉(zhuǎn)換的啟?？刂?、數(shù)字信號(hào)的緩存等方面帶來較多的改動(dòng)。FPGA軟核的模塊化設(shè)計(jì)可以極大地減少這方面的改動(dòng)。2.2FPGA芯片外圍電路本系統(tǒng)FPGA以Xilinx公司的XC3S200AN4FT25

4、6C芯片為例。該芯片邏輯單元擁有20萬門，內(nèi)含16個(gè)18Kbit的塊存儲(chǔ)器（BlockRAM）與30Kbit分布存儲(chǔ)器（DistributedRAM），最高工作頻率達(dá)到326MHz，滿足了本系統(tǒng)的時(shí)序需求。本系統(tǒng)中FPGA完成的功能分別由三個(gè)軟核負(fù)責(zé)完成，其分為有三部分。一是作為FIFO緩存ADC的數(shù)據(jù)。FPGA將從ADC轉(zhuǎn)換完成的12bit精度數(shù)據(jù)高4位填充0組成16bit數(shù)據(jù)，并將數(shù)據(jù)存儲(chǔ)到FIFO中，并作為FIFO與USB芯片的數(shù)

5、據(jù)傳輸緩存的通道。二是控制ADC的轉(zhuǎn)換的數(shù)據(jù)采集。FPGA通過將自身時(shí)鐘分頻提供給ADS800采樣時(shí)鐘，同時(shí)控制數(shù)據(jù)采集的起始與暫停。三是控制CY7C68013芯片的SlaveFIFO寫操作，控制片內(nèi)FIFO的數(shù)據(jù)寫入到CY7C68013的EP6當(dāng)中。其中EP6為IN端點(diǎn)，負(fù)責(zé)接收FPGA的數(shù)據(jù)；而EP2設(shè)置為OUT端點(diǎn)，負(fù)責(zé)接收PC機(jī)的數(shù)據(jù)。（1）FPGA與AD接口模塊ADS800的控制信號(hào)由FPGA生成，ADS800的轉(zhuǎn)換時(shí)鐘設(shè)定為