基于FPGA的分數(shù)階PIλDμ控制器研究與實現(xiàn).pdf

1、基于微處理器實現(xiàn)的數(shù)字PID(或者PIλDμ)控制器改變了傳統(tǒng)的模擬控制器不靈活的問題，但微處理器的復位時間長（達到ms級）以及現(xiàn)場環(huán)境惡劣的情況下易出現(xiàn)程序跑飛的問題，影響了控制系統(tǒng)的穩(wěn)定性和可靠性。FPGA特有的架構(gòu)可有效提高處理器的運行速度和復位時間，為分數(shù)階PIλDμ控制器的實現(xiàn)提供一種有效的方法。
　　針對分數(shù)階PIλDμ控制器的數(shù)學表達式復雜，不易編程實現(xiàn)的問題，文中將分數(shù)階PIλDμ控制器的表達式變形為矩陣相乘的形式

2、，充分利用FPGA架構(gòu)中的查找表即根據(jù)輸入地址得到輸出數(shù)據(jù)（數(shù)據(jù)是預先計算后存入查找表），該算法可以提高分數(shù)階PIλDμ控制器的計算速度和精度。論文采用Modelsim仿真，結(jié)果表明該算法實現(xiàn)精度的相對誤差小于0.3％，相對于傳統(tǒng)的方法具有較大的提高。
　　構(gòu)建速度閉環(huán)控制系統(tǒng)來驗證分數(shù)階PIλDμ控制器的性能。FPGA中實現(xiàn)的邏輯電路模塊主要包括電機測速模塊、PWM波產(chǎn)生模塊和分數(shù)階PIλDμ控制器模塊。在電機測速模塊中，為了提

3、高速度的測量精度和系統(tǒng)的動態(tài)性能，提出動態(tài)估算法實現(xiàn)電機的速度測量，針對控制信號的上升沿到第一個被測脈沖上升沿之間的不完整被測脈沖，利用小數(shù)估計不完整被測脈沖的思想，用前一個相鄰完整脈沖來估算不完整被測脈沖值;利用直接數(shù)字合成技術(shù)(DDS)輸出鋸齒波作為載波產(chǎn)生PWM波進而控制電機;分數(shù)階PIλDμ控制器主要由寄存器模塊、查找表模塊、計算系數(shù)矩陣A模塊和控制模塊等。論文對研究內(nèi)容進行編程并仿真驗證，結(jié)果表明各模塊的功能均達到了預計目標，