流水線ADC數(shù)字后臺(tái)校準(zhǔn)方法研究.pdf

1、現(xiàn)代電子技術(shù)的進(jìn)步帶動(dòng)了對(duì)高性能模數(shù)轉(zhuǎn)換器的需求。與其它結(jié)構(gòu)模數(shù)轉(zhuǎn)換器相比，流水線ADC在速度、精度、功耗等方面具有獨(dú)特的優(yōu)勢(shì)，是近年來(lái)模數(shù)轉(zhuǎn)換器設(shè)計(jì)研究領(lǐng)域的重點(diǎn)之一。為進(jìn)一步提高流水線ADC的性能，在傳統(tǒng)模擬電路設(shè)計(jì)因CMOS工藝進(jìn)步而逐漸遭遇瓶頸的情況下，利用數(shù)字校準(zhǔn)技術(shù)輔助模擬電路設(shè)計(jì)正成為流水線ADC研究與設(shè)計(jì)的趨勢(shì)。數(shù)字后臺(tái)校準(zhǔn)技術(shù)可以在不打斷流水線ADC正常轉(zhuǎn)換工作的情況下，及時(shí)動(dòng)態(tài)地校準(zhǔn)流水線ADC的誤差，提高流水線AD

2、C的性能指標(biāo)。
　　本文基于8位流水線ADC設(shè)計(jì)，分析了各類影響流水線ADC性能的誤差參數(shù)，并針對(duì)最為重要的電容失配與運(yùn)放有限增益引起的誤差，提出了一種數(shù)字后臺(tái)校準(zhǔn)方案。該方案通過(guò)向被校準(zhǔn)流水線級(jí)的MDAC電路注入PN序列，計(jì)算由上述兩者引起的級(jí)間增益誤差，修正該級(jí)數(shù)字量輸出，以此來(lái)校準(zhǔn)流水線ADC的線性及非線性誤差，并通過(guò)反饋補(bǔ)償?shù)姆绞降窒艘隤N序列帶來(lái)的額外影響。該方案經(jīng)過(guò)Simulink建模驗(yàn)證，仿真結(jié)果表明，應(yīng)用校準(zhǔn)方

3、案后的流水線ADC信噪失真比提高了4dB，無(wú)雜散動(dòng)態(tài)范圍提高了21dB。
　　經(jīng)驗(yàn)證的校準(zhǔn)方案最終通過(guò)數(shù)字集成電路實(shí)現(xiàn)。采用SMIC0.18μm1P6M工藝，完成了RTL級(jí)代碼編寫(xiě)、功能仿真、FPGA驗(yàn)證、邏輯綜合、靜態(tài)時(shí)序分析、形式驗(yàn)證、物理版圖設(shè)計(jì)及驗(yàn)證等工作。最終得到的數(shù)字電路版圖工作頻率為25MHz，芯片面積約1.5*1.5mm2，功耗小于9mW。
　　本文提出的數(shù)字后臺(tái)校準(zhǔn)方案，達(dá)到了校準(zhǔn)流水線ADC電容失配與運(yùn)放