基于高性能FPGA的高速數據采集卡設計.pdf

1、隨著電子信息技術的飛速發(fā)展，高速數據采集處理技術廣泛應用于水聲聲納、雷達、無線通信、信號處理等領域。高速數據采集系統正向著高采集速度、快速大量存儲等方向發(fā)展，并配備功能齊全的配套軟件及界面。近些年來，FPGA（現場可編程門陣列）在并行處理能力、高速信號處理能力等方面的優(yōu)點使得其在高速數據采集領域受到廣泛關注。另外，FPGA的設計靈活性、豐富的可擴展接口使得基于FPGA的高速數據采集系統成為必然的發(fā)展趨勢。本設計基于FPGA完成高速數據采

2、集系統設計，該系統可實現高速數據采集、信號處理和存儲，并且具備顯示界面和高速信號源功能。核心處理器采用的是高性能Cyclone V SoC FPGA，以滿足各個模塊高速穩(wěn)定運行。根據方案設計指標合理的選用外圍芯片和電路，利用Cadence軟件完成原理圖的設計，編寫各模塊的驅動邏輯并構建Nios II系統，并從總體設計構想到各模塊的具體實現都做了詳細介紹。本設計的模數和數模轉換模塊采用的是支持高速信號傳輸的HSMC插口，并采用LVDS（低

3、電壓差分信號）信號作為傳輸信號；數據存儲模塊采用DDR3 SDRAM高速存儲器；并使用VGA顯示器作為顯示終端。
　　本文首先介紹了高速數據采集卡的硬件平臺，主要包括FPGA子板、ADC子板、DAC子板和DSP子板。FPGA子板是整個系統的設計核心，本論文對其設計原理以及思路作了詳細的介紹，包括供電電路、時鐘電路、存儲電路以及各接口等。然后對ADC子板和DAC子板作了介紹。其次，在硬件平臺的基礎上進行驅動邏輯的設計和構建Nios

4、II系統平臺。驅動邏輯包括模數、數模轉換邏輯、VGA和uPP接口邏輯。隨后詳細介紹了高速信號傳輸邏輯的設計思路以及高速信號的時序約束。SOPC（可編程片上系統）系統主要包括Nios II最小系統和高速數據存儲模塊，主要實現了基于DDR3 SDRAM的高速數據存儲。然后在Qsys集成工具下進行HPS與FPGA的通信軟件設計。最后，在各個功能模塊完成調試驗證后，通過對整個系統聯調測試驗證了設計方案的正確性和系統的穩(wěn)定性，并且性能指標達到了預