具有BIT能力的加速度計模擬器設計.pdf_第1頁
已閱讀1頁，還剩78頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領

文檔簡介

1、本論文設計了一種具有BIT(機內(nèi)測試)能力的加速度計模擬器，這種模擬器既可以引入閉環(huán)測試系統(tǒng)，代替仿真模型中的加速度計模型進行硬件在回路仿真；亦可以在實際應用中作為真實的加速度計使用，進行對目標物體的加速度測量。本文的具體研究工作包括如下四部分內(nèi)容：
　　首先，論述基于DSP2812設計具有BIT能力的加速度計模擬器的優(yōu)點，詳細介紹模擬器的硬件設計和程序編寫的主要思想，給出了系統(tǒng)硬件和軟件的模塊化設計方案。
　　本系統(tǒng)硬件設

2、計采用雙電路板的結(jié)構(gòu)方案，主電路板負責系統(tǒng)的上電BIT和啟動BIT、硬件在回路仿真應用或?qū)嶋H應用、故障模擬，主板中設計了豐富的通訊接口：4路A/D采樣接口、6路開關(guān)量I/O接口、1路RS-232串行接口、1路CAN總線接口、1路同步串行口。從電路板作為系統(tǒng)的硬件冗余備份，當主電路板發(fā)生故障時，由其接替主電路板工作，兩板之間通過同步串行口SPI進行通訊。
　　在硬件設計的基礎上，通過軟件編程實現(xiàn)了系統(tǒng)的如下功能：第一個功能：系統(tǒng)既可

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論