

版權說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權,請進行舉報或認領
文檔簡介
1、中國科學技術大學碩士學位論文分片式處理器上指令調(diào)度器的設計與優(yōu)化姓名:路璐申請學位級別:碩士專業(yè):計算機系統(tǒng)結構指導教師:安虹20100401AbstractABSTRACTAsthedevelopmentofthesemiconductortechnologyandcomputerarchitecturetechnobgy,TiledProcessorArchitecture(TPA)becomesadirectionofmultic
2、oreprocessorsTiledprocessoreffectivelysolvesthewiredehypowerconsumptionscalabilityandmanyotherproblemsthatmodernprocessorsfaceTiledprocessorarchitectureimplementsagbbalcontrolflowandJocaldataflowcombinedcomputingmodel,wh
3、ichdividestheprogramintomanyhyperblocksAhyperbbckisaprogramstructurehavingasingleentryandseveralexitsTherearecontroldependencesamonghyperblocksToexpbsivetheinstructionlevelparallelismwetakeovercontroldependenceswithdatad
4、ependenceinsidethehyperbbckAsanimportantcomponentofcompilersysteminstructionscheduleristhekeyofimprovingprocedureperformanceThisdissertationfocusesondesigningandimplementinganinstructionschedulerforatiledprocessorTPA—PI,
5、includinghowtomapinstructionsontothechip,howtousesoRwareabilitiestomanagethecomputationandstoragereSOUrcesonthechipThemajorcontr而utionsofthisworkareasfollows:(1)Designandimplementallinstructionschedulerforatiledprocessor
6、TPAPITPAPIinstructionschedulertakeshyperbbckasaunitandmapsthebbckontotheTPAPIprocessorexecutionarmyIttakesTPACasinputoutputassemblylanguageTPAS(2)AnalysisseveralfactorswithquantitativeapproachThesefactorscanaffecttheperf
7、ormanceoftheprocedtuesWecanimprovetheheuristicsfunctionsofinstructionschedulerwiththeresultsWetakecriticalpathloadbalance,datalocalitMregisterinstructions,anchorpointinstructions,weightedpathaveragepathandonchipnetworkaS
8、analyzedfactors(3)Proposeaninstructionschedulingalgorithmbasedonheuristicsfunctions,raisetwoheuristicsfunctions:AVBLONandARBLON,wetakeanchorpointinstructions(A),averagepath(V),badbahnce03),datalocality(L),registerinstruc
9、tions(O),on—chipnetwork(N)asparametersofheuristicsfunctionExperimentsshowthatAVBLONinstructionschedulerimprovestheperformance28%,comparedwithagreedyinstructionschedulerTomodifythedrawbackthatAVBLONinstructionschedulernee
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 分片式處理器上指令調(diào)度器的設計及優(yōu)化.pdf
- 分片式處理器上謂詞執(zhí)行技術的實現(xiàn)與優(yōu)化.pdf
- 分片式處理器上非均勻一致Cache的設計與優(yōu)化.pdf
- 分片式處理器上激進執(zhí)行模型分析.pdf
- 分片式處理器體系結構上的超塊優(yōu)化技術.pdf
- 基于顯式通信指令集的分片式處理器模擬器開發(fā).pdf
- 分片式處理器一級數(shù)據(jù)緩存的設計與優(yōu)化.pdf
- 分片式流處理器體系結構.pdf
- 面向TTA處理器結構的指令調(diào)度優(yōu)化.pdf
- 類數(shù)據(jù)流驅(qū)動的分片式處理器上的編譯及優(yōu)化技術.pdf
- 分片式處理器上超塊生成器的設計與研究.pdf
- 分片式流處理器數(shù)據(jù)并行存儲系統(tǒng)的設計與實現(xiàn).pdf
- 類數(shù)據(jù)流驅(qū)動的分片式處理器上一種超塊優(yōu)化技術.pdf
- RISC處理器指令Cache設計及其優(yōu)化.pdf
- 類數(shù)據(jù)流驅(qū)動的分片式處理器體系結構.pdf
- 類數(shù)據(jù)流驅(qū)動的分片式處理器體系結構(1)
- 低功耗專用指令集處理器設計與優(yōu)化.pdf
- 面向VLIW處理器的指令調(diào)度技術研究.pdf
- 大規(guī)模并行處理器上資源與性能優(yōu)化的調(diào)度方法研究.pdf
- 可配置TTA處理器編譯器的指令調(diào)度技術研究與實現(xiàn).pdf
評論
0/150
提交評論