GPS導(dǎo)航空時(shí)聯(lián)合抗干擾快速算法設(shè)計(jì)與實(shí)現(xiàn).pdf

1、全球衛(wèi)星導(dǎo)航系統(tǒng)(GPS)衛(wèi)星距離地面較遠(yuǎn)，地面接收機(jī)收到的功率較小，極易受壓制式干擾而無(wú)法正常工作，本文以某四陣元GPS導(dǎo)航抗壓制式干擾接收機(jī)課題為背景，開(kāi)展了空時(shí)聯(lián)合自適應(yīng)抗干擾快速實(shí)現(xiàn)算法設(shè)計(jì)與硬件實(shí)現(xiàn)工作。
　　首先，本文針對(duì)四陣元方陣天線，根據(jù)陣列接收信號(hào)模型，完成了GPS衛(wèi)星信號(hào)和壓制式干擾的建模;針對(duì)GPS衛(wèi)星信號(hào)來(lái)向未知場(chǎng)景，本文在傳統(tǒng)功率倒置算法基礎(chǔ)上，設(shè)計(jì)了一種空時(shí)二維抗干擾快速實(shí)現(xiàn)算法，算法運(yùn)算量減小為改進(jìn)前

2、的三分之一;分析了算法的抗干擾性能，評(píng)估了時(shí)延抽頭數(shù)、采樣快拍數(shù)和干擾來(lái)向?qū)λ惴ㄐ阅艿挠绊憽?br>　　其次，開(kāi)展了中頻抗干擾接收機(jī)硬件設(shè)計(jì)與算法軟件實(shí)現(xiàn)工作。完成了基于FPGA+DSP架構(gòu)的中頻抗干擾接收機(jī)原理圖設(shè)計(jì)、PCB設(shè)計(jì)和硬件電路調(diào)試，根據(jù)抗干擾算法架構(gòu)，完成了FPGA和DSP信號(hào)處理任務(wù)分工，其中FPGA主要完成四通道數(shù)字下變頻、協(xié)方差矩陣估算和波束形成處理，DSP主要完成基于功率倒置快速算法的權(quán)重計(jì)算，本文通過(guò)對(duì)FPGA軟