X-DSP關鍵外設的設計與驗證.pdf

1、X-DSP是一款我校自主研制的32位高性能多核DSP，采用了超長指令字體系結構和單指令流多數(shù)據(jù)流（SIMD）技術，且支持定點和浮點操作。UART（通用異步收發(fā)器）和定時器是X-DSP的兩種關鍵外設,對X-DSP的應用起著重要作用。通過對 UART串口協(xié)議的仔細研究，本文設計實現(xiàn)了一種配置自由度高、功能豐富的UART，極大地方便了X-DSP與外部的串行通信。同時，在分析了X-DSP的應用需求之后，本文還設計實現(xiàn)了一種可配置、可伸縮、多時鐘

2、源的看門狗定時器。本文的研究內容如下：
　　1.針對X-DSP配置網絡的接口協(xié)議，設計了UART和定時器的總線接口，實現(xiàn)了外設與總線之間的VALID-READY握手機制，使外設能夠正確地處理來自總線的讀寫請求。
　　2.利用一個遞減分頻器生成波特率時鐘，并設計了一種“過濾采樣”的結構進行串行數(shù)據(jù)采樣，再通過收發(fā)數(shù)據(jù)的狀態(tài)機和緩存 FIFO的設計，實現(xiàn)了 UART與外部設備進行串行通信的功能。同時，采用帶優(yōu)先級的設計進行中斷的

3、處理，控制UART向CPU和EDMA發(fā)送中斷事件。中斷事件引起CPU和EDMA通過總線接口訪問UART，從而實現(xiàn)了UART在X-DSP芯片內部的數(shù)據(jù)交互。
　　3.采用功能覆蓋的方法，從模塊級和系統(tǒng)級進行對 UART進行模擬驗證。模塊級驗證主要針對 UART各模塊實現(xiàn)的功能來開發(fā)測試激勵，系統(tǒng)級驗證主要驗證了UART與芯片內部和外部的數(shù)據(jù)通信。隨后搭建FPGA仿真平臺對UART進行了仿真。
　　4.對定時器進行模塊化的設計，

4、實現(xiàn)了定時器計數(shù)時鐘源的選擇、多種配置下的計數(shù)、輸出事件的產生。為了增強定時器的應用性，還進行了看門狗狀態(tài)機的設計，實現(xiàn)了看門狗功能。設計完成后，采用模擬驗證的方法對定時器進行了模塊級、系統(tǒng)級的驗證，并對其進行了FPGA仿真。
　　在40nm CMOS工藝下，采用Synopsys公司Design Compiler工具對本文設計的關鍵外設進行了邏輯綜合，其時序、面積和功耗都達到設計要求。其中，UART的面積為30256.6，靜態(tài)功耗