面向SSD控制器的LDPC編解碼電路設(shè)計(jì).pdf

1、NANDFlash的發(fā)展呈現(xiàn)下面兩種趨勢(shì)。第一，閃存單元存儲(chǔ)的位數(shù)不斷增加，從單級(jí)單元存儲(chǔ)(SLC，SingleLevelCell)，多級(jí)單元存儲(chǔ)(MLC，MultiLevelCell)，再到三級(jí)單元存儲(chǔ)(TLC，TripleLevelCell);第二，閃存的工藝制程逐漸減小，從以前的72nm縮小到現(xiàn)在的19nm。這兩種趨勢(shì)都會(huì)導(dǎo)致原始出錯(cuò)率（RBER，RawBitErrorRatio）急劇增大，傳統(tǒng)的BCH（BoseChaudhuri

2、Hocquenghem）碼已經(jīng)不能滿足NANDFlash的糾錯(cuò)要求，低密度奇偶校驗(yàn)碼（LDPC，LowDensityParityCheck）由于具有逼近香農(nóng)極限的糾錯(cuò)性能以及解碼可并行、低復(fù)雜度的特點(diǎn)，成為存儲(chǔ)糾錯(cuò)領(lǐng)域研究的熱點(diǎn)，在固態(tài)硬盤(SSD，SolidStateDisk)中有大量的應(yīng)用。
　　本論文研究了應(yīng)用于NANDFlash糾錯(cuò)的LDPC編解碼電路，完成了編碼電路和解碼電路的設(shè)計(jì)并進(jìn)行了系統(tǒng)的驗(yàn)證，以確認(rèn)編解碼電路的性

3、能和可靠性。在LDPC編碼方面，首先通過(guò)對(duì)各個(gè)廠家NANDFlash的研究確定了本文設(shè)計(jì)的LDPC編解碼電路所要達(dá)到的速度要求為190MB/s和糾錯(cuò)性能要求為320bit。然后通過(guò)對(duì)歐式幾何域（EG，EuclideanGeometries）LDPC碼構(gòu)造方法的研究，生成了碼長(zhǎng)N為69615，碼率R為0.9609的LDPC碼校驗(yàn)矩陣，經(jīng)過(guò)環(huán)搜索發(fā)現(xiàn)校驗(yàn)矩陣中沒(méi)有短4環(huán)，從而保證了解碼電路的糾錯(cuò)性能。由于傳統(tǒng)LDPC編碼算法的復(fù)雜度與碼長(zhǎng)的

4、平方成正比，當(dāng)碼長(zhǎng)較大時(shí)影響了編碼速度，本文通過(guò)對(duì)近似下三角矩陣編碼算法和貪婪置換編碼算法的分析與對(duì)比，提出了復(fù)雜度與碼長(zhǎng)呈線性關(guān)系的編碼方法。在LDPC解碼方面，為了提高解碼速度，本文采用8級(jí)并行解碼并通過(guò)引入后驗(yàn)概率鏡像存儲(chǔ)單元實(shí)現(xiàn)解碼流水線，使得解碼速度相對(duì)串行解碼提高了30倍。為了提高解碼糾錯(cuò)性能，通過(guò)對(duì)NANDFlash信道的研究，針對(duì)浮置柵耦合、漏電、電壓非對(duì)稱分布和編程狀態(tài)錯(cuò)誤效應(yīng)修改解碼算法，使得解碼糾錯(cuò)性能提高了20％