專用指令集處理器工程化應用研究.pdf

1、在數(shù)字信號處理的應用中，通常采用數(shù)字信號處理器(DSP)或者專用集成電路(ASIC)來實現(xiàn)，但是它們都難以同時達到高速處理，低功耗和靈活應用等要求。而專用指令集處理器(ASIP)既有ASIC的高速性，又包含DSP可編程的特點，能有效權(quán)衡兩者性能，特別適合在FPGA內(nèi)以大規(guī)模并行處理的方式來實現(xiàn)復雜的應用。本文依托實驗室項目，針對ASIP并行體系結(jié)構(gòu)和功能單元(FU)的設計及應用，主要進行了以下四方面工作：
　　 第一，針對ASI

2、P并行處理機中各個處理單元之間數(shù)據(jù)交換的問題，設計了一種基于多端口共享存儲器互連網(wǎng)絡的緊耦合結(jié)構(gòu)。然后，在此結(jié)構(gòu)上實現(xiàn)了1024點FFT算法，驗證了這種結(jié)構(gòu)設計的正確性。
　　 第二，針對FFT算法在匯編編程中存在頻繁使用同一基本運算的問題，設計了一種專用蝶形運算單元，從而有效減少了指令數(shù)目，縮短了執(zhí)行時間，提高了處理速度。
　　 第三，針對微波壓縮感知成像算法工程化實現(xiàn)這個項目，提出了一種采用ASIP并行處理結(jié)構(gòu)來實現(xiàn)

3、的解決方案。然后，針對算法在ASIP并行處理機上的可行性進行了研究，得出了一些在ASIP上實現(xiàn)所需要的設計要素。
　　 第四，針對H.264壓縮項目中二進制算術(shù)編碼算法硬件的實現(xiàn)提出了一種采用ASIP功能單元嵌入式處理實現(xiàn)的方法。首先，基于ASIP可參量化設計平臺設計了一款24位ASIP，并在此ASIP上實現(xiàn)了二進制算術(shù)編碼。然后，針對二進制算法的特點，對ASIP指令集進行了改進，設計了一種基于桶形移位器的可變長度的移位指令以及