關于智能電表的時鐘數據恢復集成電路實現方法的研究.pdf

1、本論文主要進行的是低相位噪聲，應用于智能電表的時鐘數據恢復電路(CDR)的研究。文中使用了高性能電荷泵，相比其它CDR電路具有穩(wěn)定性高，噪聲小等優(yōu)點。
　　目前市場上的智能電表大都使用無線模塊進行收發(fā)信號，而不是使用智能電網進行通信，這會使智能電表的成本增加，同時抗干擾性也不好，本論文研究的智能電表是將智能電網中的控制信號解調出來，便于進行后端信號處理工作。通過利用的現有的資源，極大的降低了成本。既然智能電表是智能電網的終端，那么

2、通信的頻率就由智能電網決定，因此智能電網需要有通信的能力。電力線通信技術(PLC)也己逐步進入我們的生活中了，電力線通信是利用5M～30M頻帶范圍傳輸信號。在數據的傳送時，利用高斯濾波最小頻移鍵控(GMSK)或正交頻分多路復用(OFDM)調制技術將數據進行調制，然后在電力線上進行傳輸，在接收數據時，首先通過濾波器將把調制信號濾除，然后再經解調，就可得到原來的通信信號。智能電表就是在傳統的電表的基礎上將電力線上的信號解調，讀出信號內容接收

3、指令的終端，同時也可以發(fā)送信號，由于電力線通信在一根線上只傳輸數據，智能電表在處理信號時必須將其時鐘信號與數據解調出來以便設備能同步處理數據。
　　本文就是針對以上電網的頻段設計相應的時鐘數據恢復電路，首相進行理論分析計算出各個模塊的參數，然后進行優(yōu)化設計，為實現此系統，本文設計了鑒頻鑒相器(PFD)模塊，電荷泵(CP)模塊，環(huán)路濾波器(LPF)模塊，壓控振蕩器(VCO)模塊。
　　整體設計采用350nm工藝，使用麻省理工大