基于SOPC的電磁兼容教學實驗平臺信號發(fā)生器的研究.pdf_第1頁
已閱讀1頁，還剩68頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、隨著現代電子技術的迅速發(fā)展,電子產品已經成為了現代人們生活的一個不可或缺的重要組成部分。人們不僅希望自己擁有的電子產品具有更多的功能,而且還要具有更好性能和更小的體積,從而導致電子產品的集成度越來越高,這就對電子設備的電磁兼容性提出了更高的要求。良好的電磁兼容性已經成為現代電子產品的一個必不可少的特性,這就要求高等院校培養(yǎng)出的電子工程師具有良好的電磁兼容意識。然而電磁兼容學科的特點決定了它對測試實驗具有強烈的依賴性,目前用于電磁兼容標準

2、化測試的信號發(fā)生器高昂的價格幾乎讓所有的高校望而卻步。
　　 本文提出了一種低成本的基于SOPC解決方案的電磁兼容干擾信號發(fā)生器,目前由于數字電子技術和芯片制造工藝的局限只能用于高等院校的電磁兼容教學時對一些特制的教具進行定性測試。本課題要研究的電磁兼容干擾信號發(fā)生器是要為我們目前正在研發(fā)的電磁兼容教學試驗平臺提供信號源,它能夠產生電快速瞬變脈沖群、靜電放電和雷擊浪涌三種干擾信號。設計采用Altera公司推出的StraitixⅣ

3、系列高性能FPGA芯片EP4SE230作為硬件系統(tǒng)的核心器件,并結合存配置電路、復位電路、高速D/A轉換電路等來共同組成整個設計的硬件系統(tǒng)。在Simulink圖形界面下利用DSP Builder工具來實現波形發(fā)生模型,采用SOPCBuilder工具來根據需要定制NiosⅡ軟核處理器及其外設,利用QuartusⅡ將波形發(fā)生模塊和NiosⅡ處理器模塊一起集成到工程的頂層設計文件,最后用NiosⅡ IDE開發(fā)工具來開發(fā)在NiosⅡ處理器上運行

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論