一種16位數(shù)字信號處理器內(nèi)核的研究與設(shè)計.pdf_第1頁
已閱讀1頁，還剩99頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、隨著集成電路設(shè)計、制造技術(shù)的進步和軟件開發(fā)手段的日益成熟，DSP以其體系結(jié)構(gòu)的特殊性，強大的處理能力，在通信，多媒體，信息家電等領(lǐng)域得到了極為廣泛的應(yīng)用。 本文完成了一款16位定點高性能數(shù)字信號處理器rDSP的內(nèi)核設(shè)計。在目標指令集特點分析的基礎(chǔ)上，根據(jù)設(shè)計約束，論文提出了Rdsp Core的微體系結(jié)構(gòu)實現(xiàn)。其中控制通路的設(shè)計中采用了基于分布式譯碼，雙相時鐘設(shè)計的同步流水線結(jié)構(gòu)簡化多周期指令的控制，并對基于此結(jié)構(gòu)的沖突模型進行了

2、分析，提出了設(shè)計中的解決方法。指令譯碼器采用預(yù)譯碼技術(shù)，硬布線譯碼結(jié)合指令狀態(tài)機控制的微碼ROM的協(xié)同譯碼結(jié)構(gòu)。數(shù)據(jù)通路的設(shè)計采用Core內(nèi)部總線提高了功能單元間數(shù)據(jù)傳送的效率。在此基礎(chǔ)上，本文引入了時鐘管理單元并采用門控時鐘技術(shù)降低功耗。 為了對rDSP Core指令集功能進行高效地驗證，本文構(gòu)建了基于標準參考模型的自動化平臺，分三個層次完成指令集的驗證工作。 本文中所采用的設(shè)計方法已被成功應(yīng)用在數(shù)字信號處理器rDSP的

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論