高性能數(shù)字信號處理器的設(shè)計與實現(xiàn).pdf

1、數(shù)字信號處理器（Digital Signal Processor）是對數(shù)字信號進行實時高速處理的微處理器。在數(shù)字信號處理領(lǐng)域，數(shù)字信號處理器具有高效能，低功耗和成本，好的指令執(zhí)行效率。在當今的數(shù)字化時代背景下，DSP已成為通信、計算機、消費類電子產(chǎn)品等領(lǐng)域的基礎(chǔ)部件。 本文討論了具有通用指令集的高性能16位通用數(shù)字信號處理器aDSP的架構(gòu)設(shè)計與實現(xiàn)。aDSP集成了超哈佛存儲結(jié)構(gòu)，具有1條程序總線和5條數(shù)據(jù)總線，內(nèi)部采用了12條超

2、深度流水線，2路超長指令字（VLIW）并行流水線，具有完整的流水線互鎖保護機制，同時集成兩個40位的乘累加單元，單周期可以執(zhí)行2次乘累加操作，具有強大的數(shù)字信號處理功能。 文章重點討論了在此處理器的架構(gòu)設(shè)計與實現(xiàn)過程中所采用的硬件架構(gòu)，主要包括多路超哈佛存儲結(jié)構(gòu)設(shè)計、標準的復(fù)雜指令集（CISC）流水線的運算資源融合、兩路VLIW并行流水線的運算單元融合、低功耗停時鐘技術(shù)在流水線保護中的應(yīng)用等新型的設(shè)計技術(shù)，在面積、功耗、性能和主

3、頻上面進行了有效的折衷設(shè)計。 在流水線互鎖保護機制設(shè)計中，討論了幾種低功耗設(shè)計方法的優(yōu)缺點，最終針對處理器的流水線特點和性能需求提出了自己的流水線停時鐘方案，將低功耗設(shè)計融入到了流水線保護機制中，最終的功耗仿真結(jié)果表明，處理器功耗得到了有效的控制；由于處理器的指令集屬于復(fù)雜指令集系統(tǒng)，所以流水線設(shè)計相當復(fù)雜，需要合并共享的硬件運算資源以減少復(fù)雜度，通過細分指令類型和融合兩路的VLIW指令通道，最終將處理器的流水線劃分為三條分支流

4、水線，同時將指令譯成微操作碼進行融合，有效地降低了復(fù)雜度；在處理器的數(shù)據(jù)通路設(shè)計中，針對一些特殊的運算路徑，提出了新的硬件實現(xiàn)方案并進行優(yōu)化，最終取得了較好的效果，使得處理器的關(guān)鍵路徑并沒有出現(xiàn)在數(shù)據(jù)通路中；在處理器的超哈佛存儲結(jié)構(gòu)中，集成了6條總線對存儲器模塊進行訪問。最終的RTL仿真結(jié)果表明，處理器的指令吞吐率可以達到0.52條指令/周期，兩路的VLIW設(shè)計給處理器帶來了6.72％的性能改進，同時由于超哈佛存儲結(jié)構(gòu)的引進，大幅度降低