高性能、低功耗VLIW結構數(shù)字信號處理器（DSP）的研究：模型、算法與工程實踐.pdf

1、移動計算和數(shù)字多媒體的應用成為后PC時代的趨勢已經(jīng)是一個不爭的事實，數(shù)字集成電路不斷向?qū)Ｓ没l(fā)展。面對大規(guī)模的數(shù)據(jù)量、計算量的需求，應用工程師發(fā)現(xiàn)各種處理器的功耗無法滿足他們的設計要求，漫長的開發(fā)周期與設計收斂并快速上市成為一對無法調(diào)和的矛盾。為了解決這一問題，在低功耗設計領域，研究人員對門控時鐘展開了大量的研究，它的基本思想是：通過減少數(shù)字電路的無效翻轉次數(shù)來實現(xiàn)動態(tài)功耗減少的目的。在具體的實現(xiàn)上，當前主流的方式集中在電路級，通過對數(shù)

2、字電路的邏輯進行分析，自動化的插入門控邏輯進行優(yōu)化。此外，由于芯片規(guī)模和功耗的不斷增加，帶來測試的復雜度的增加，芯片在測試過程中損壞的風險大大增加。高強度的測試電流和過熱往往導致在測試過程中對正常的芯片產(chǎn)生永久性破壞。此外，在供電回路的電源和地之間高密度的電流變化產(chǎn)生的噪聲干擾到電路的正常工作，這導致正常的芯片在測試過程中失效，帶來生產(chǎn)良品率下降。針對可測試設計的低功耗設計技術成為研究人員的關注焦點，希望能夠提出新的設計方法和流程，它們

3、能夠?qū)ΜF(xiàn)有的主流設計方法不進行大的改動，實現(xiàn)最小代價地與當前的設計流程連接。 本文首先介紹在處理器低功耗設計方面的基本概念和主要的研究內(nèi)容，然后對其中的四個關鍵性問題進行研究，它們是，可復用的VLIW數(shù)字信號處理器原型、低功耗門控體系結構、有效的指令系統(tǒng)擴展、低功耗可測試性技術和設計方法學。為了驗證從原型到低功耗設計的有效性，我們基于TSMC0.18微米工藝的技術對我們設計的低功耗DSP原型-Ares進行電路仿真，結果證實了用我

4、們的方法，能夠?qū)崿F(xiàn)以較小的代價獲得非常有效的功耗性能。針對當前日益標準化的視頻編解碼算法和通訊編碼系統(tǒng)，我們對DSP的指令系統(tǒng)進行了有效地擴展，通過增加小代價的專用微體系結構有效提升DSP的運算效率。為了驗證我們提出的基于分割的低功耗可測試性設計技術的有效性，我們在一款基于TSMC0.18微米的ARM9 SOC芯片的可測試性設計上應用了這一方法，實驗結果證實了在測試過程中，我們獲得了理想的測試覆蓋率和較高的良品率。 本文的貢獻和

5、創(chuàng)新性工作主要體現(xiàn)在以下幾個方面： ·提出一種超長指令字DSP的虛擬原型，該原型具有一定的RISC結構特點，可看成是具有多個RISC微結構的并行處理器結構。該微結構試圖將一個已有的VLIW指令系統(tǒng)映射為一個由多個可擴展的RISC結構組成的靜態(tài)超標量結構，在此基礎上，我們實現(xiàn)了命名為Ares的16位指令系統(tǒng)的VLIW結構。 ·在Ares結構的基礎上提出了一套減少無效時鐘翻轉的有效方法，把流水線的動態(tài)功耗降低到最小。提出了基

6、于資源沖突監(jiān)測的早期預測算法，對每一條獨立通道的各級流水線結構進行了優(yōu)化，同時給出了一個完整的Ares的時鐘布局結構，實驗數(shù)據(jù)顯示了該算法能夠在有限的附加電路的代價下實現(xiàn)非常顯著的動態(tài)功耗優(yōu)化。 ·針對DSP的視頻編解碼和通訊編解碼應用，提出了更高效的DSP指令擴展的方式以及高性能、低開銷的微體系結構。提出了一種高性能、低開銷的SAD微體系結構、一種高性能的AVS整數(shù)反變換結構和一種針對超長BCH碼的高密度糾錯結構。 ·