流水線型模數轉換器的設計與研究.pdf

1、模數轉換器(ADC)是模擬信號向數字信號轉換的接口電路,在現代信號處理系統中被廣泛使用。流水線模數轉換器由于其本身結構而具有高速高精度的優(yōu)點,其功耗也較低,因此備受關注。 基于對1.5位/級的流水線模數轉換器工作原理和結構的研究,建立了模型并分析關鍵模塊對結果的影響,并設計了一款10位60兆赫茲的1.5位/級的流水線模數轉換器和部分模塊的版圖。 本文工作主要包括下面四個部分： 1、從流水線模數轉換器的原理著手,研

2、究了1.5位/級流水線ADC的原理和數字校正技術。采用Simulink工具分析了運算放大器和比較器的誤差對結果的影響。由于流水線模數轉換器結構和性能的不同,電路設計中采用的技術也不同,也詳細研究了流水線模數轉換器中采用的技術以及隨著工藝和設計水平的提高出現的新的設計技術。 2、基于SMIC 0.18/μm CMOS混合信號工藝,設計和仿真了10位60兆赫茲的流水線模數轉換器中的電路。設計的模塊主要有：(1)帶隙基準源；(2)采樣

3、保持電路；(3)乘法數模轉換器；(4)運算放大器：(5)比較器；(6)自舉開關。對采樣保持電路和運算放大器進行了系統的分析,研究了乘法數模轉換器的噪聲特性和開關的導通電阻。同時設計了子模數轉換器、不交疊時鐘電路、延遲陣列和數字校正電路等模塊。帶隙基準源在TT工藝下溫度從-40°到125°變化時基準電壓變化1.2mv,在FF工藝下變化5.3mV。運算放大器的帶寬可達400兆赫茲,相位裕度為70°。數字校正電路中的模塊A+BC邏輯結構與全加

4、器組成的校正邏輯相比具有結構簡單和管子少的優(yōu)點。 3、進行了系統仿真,結果表明在輸入斜坡信號時,幾乎沒有丟碼；在輸入2兆赫茲正弦信號,采樣頻率為60兆赫茲時,轉換結果正確,分析結果表明無雜散動態(tài)范圍為60dB,靜態(tài)功耗約為200mW。 4、最后合作設計了部分電路的版圖,有帶隙基準源、自舉開關、不交疊時鐘電路和觸發(fā)器。在以上模塊的版圖設計中,需注意器件的匹配和寄生效應。分析了MOS管、電容和電阻的布局和連接方式從而達到匹配