可配置的AES密碼算法的VLSI設計.pdf

1、本文描述了一種優(yōu)化的可配置的硬件實現(xiàn)AES算法的結構。與軟件實現(xiàn)相比，硬件實現(xiàn)AES算法具有更好的安全性和更高的速度。本文首先介紹了AES加密算法和其所需的基本的有限域(GF28)運算。然后，本文分析了AES算法硬件實現(xiàn)的要點和難點。根據(jù)不同的應用領域，AES算法的硬件需要面積和速度的折中。一些應用，如移動電話和智能卡需要較小的面積；另外一些應用，如ATM和網(wǎng)絡安全則需要較快的速度。還有一些應用，如通用安全芯片的外圍設備模塊，需要速度和

2、面積的折中。該設計實現(xiàn)了AES算法標準規(guī)定的全部功能。為了適應作為通用安全芯片的外圍設備模塊，該AES硬件電路實現(xiàn)了電路面積和速度的折中。該設計對AES算法標準中執(zhí)行步驟的順序進行了調(diào)整，采用了等效的解密結構，適合于加密和解密單元在同一芯片上實現(xiàn)。由于使用了非流水線的結構，該設計既可以實現(xiàn)AES的非反饋工作模式又可以實現(xiàn)反饋工作模式，而流水線結構只能實現(xiàn)AES的非反饋工作模式。該設計改進了動態(tài)密鑰的調(diào)度結構，支持128位、192位和2