大約束度Viterbi譯碼器的低功耗硬件設(shè)計與實現(xiàn).pdf_第1頁
已閱讀1頁，還剩74頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、卷積碼是一種在深空通信和移動通信系統(tǒng)中使用較多的信道編碼方案。Viterbi譯碼算法是基于最大似然概率的卷積碼譯碼算法。CDMAIS-95標(biāo)準(zhǔn)和WCDMA3GPP標(biāo)準(zhǔn)將卷積碼作為實時要求較高業(yè)務(wù)的信道糾錯編碼，使高速Viterbi譯碼器成為移動通信系統(tǒng)的重要組成部分。在上述標(biāo)準(zhǔn)中規(guī)定的卷積碼約束長度高達(dá)9。隨著約束度的增長，譯碼器的硬件復(fù)雜度呈指數(shù)級增長，功耗隨之增大，硬件實現(xiàn)困難，功耗問題現(xiàn)在已經(jīng)成為Viterbi譯碼器在移動通信中應(yīng)

2、用的瓶頸。 本文是針對卷積碼約束度為9的Viterbi譯碼器的低功耗設(shè)計研究。在CMOS技術(shù)中，器件的功耗主要來源于信號變化產(chǎn)生的動態(tài)功耗。本文的研究目標(biāo)是在寄存器傳輸級對Viterbi譯碼器進(jìn)行低功耗設(shè)計，減少它的動態(tài)功耗。下面介紹幾點文中涉及的低功耗設(shè)計的方法。在ACS模塊采用四個ACS單元并行處理計算的方式，合理的安排路徑度量存儲器中讀寫數(shù)據(jù)的順序。在路徑度量的存儲更新上采用原位運(yùn)算的方法，減少了一半的存儲器，減少了功耗的

3、使用。同時，存儲器的組織上采用分塊的方法，對應(yīng)于四個ACS單元，將存儲器分成四塊，每個ACS單元對其中的兩塊存儲器進(jìn)行讀寫操作。在幸存路徑管理模塊采用門控時鐘的方法，有效地降低了對幸存路徑存儲部分的功耗。 本文采用從下至上的設(shè)計方法，先設(shè)計實現(xiàn)各個功能模塊并將其集成為整個Viterbi譯碼器系統(tǒng)。系統(tǒng)采用Verilog硬件描述語言進(jìn)行設(shè)計，運(yùn)用仿真及綜合工具軟件對設(shè)計進(jìn)行仿真及綜合，最后在Xilinx的FPGA開發(fā)平臺上對整個系

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論