模數(shù)混合信號系統(tǒng)級芯片的測試與可測性設(shè)計(jì)研究.pdf

1、隨著芯片規(guī)模的不斷擴(kuò)大，設(shè)計(jì)和制造過程中所產(chǎn)生的各種問題都導(dǎo)致芯片測試的難度和成本越來越高，傳統(tǒng)的測試模型和測試方法顯得難以勝任，測試開銷急遽增加。在模擬及混合信號電路領(lǐng)域，由于電路形式及處理信號的獨(dú)特性，測試?yán)碚撓鄬β浜螅瑴y試難度更大。尤其是當(dāng)前，SOC系統(tǒng)設(shè)計(jì)和深亞微米工藝都帶來了新的問題，測試正逐漸成為設(shè)計(jì)的瓶頸，研究人員今后要花更多的精力到如何降低測試成本上?；谝陨峡紤]，本文從如何有效提高測試性能、減輕對自動測試設(shè)備（ATE）

2、的依賴和要求以及系統(tǒng)級芯片的可測性這一角度來研究模數(shù)混合信號系統(tǒng)芯片的測試。 首先，根據(jù)集成電路通用測試流程，對比分析了混合信號測試流程，在測試模擬、模型的建立、測試算法的生成等方面進(jìn)行了初步的分析，并且討論了數(shù)模混合信號系統(tǒng)的高層次建模問題，明確了混合信號系統(tǒng)進(jìn)行高層次可測性綜合是解決系統(tǒng)級芯片測試問題的發(fā)展方向。然后本文研究了可測性設(shè)計(jì)的方法，包括針對數(shù)字系統(tǒng)以及模數(shù)混合信號系統(tǒng)的邊界掃描測試、掃描測試和內(nèi)建自測試等，應(yīng)用F

3、PGA實(shí)現(xiàn)了內(nèi)建自測試的測試向量發(fā)生器、被測內(nèi)核和特征分析器，仿真結(jié)果表明了該方法的正確有效和快速性。接著以Sigma Delta A/D轉(zhuǎn)換器為例，介紹了模數(shù)混合信號測試的方法和可測性設(shè)計(jì)，在分析了Sigma Delta調(diào)制器的各個參數(shù)噪聲模型的基礎(chǔ)上，提出了一個更為一般的噪聲模型，仿真結(jié)果證明，提出的模型可以得到比原來模型更為精確的結(jié)果。之后分析了混合信號的BIST結(jié)構(gòu)，所改進(jìn)的基于Sigma Delta調(diào)制的信號發(fā)生器，不僅可以產(chǎn)