圖形處理器平臺上的超大規(guī)模集成電路設(shè)計規(guī)則檢查加速.pdf

1、超大規(guī)模集成電路的規(guī)模不斷增加，面對設(shè)計規(guī)模的急劇膨脹，對于計算機輔助設(shè)計軟件來說，除了必須首要保證的正確性之外，效率成為一個非常重要的因素。 集成電路(IC)的開發(fā)流程包括邏輯描述，邏輯綜合，工藝映射，布局，布線，無力版圖的生成，驗證，硬件仿真等階段。要提高整個流程的效率，加快設(shè)計的速度，就必須對設(shè)計流程中消耗資源較多的部分進行優(yōu)化。版圖的驗證，作為在投片前確保設(shè)計符合要求的一道關(guān)卡，要對各種各樣的工藝參數(shù)進行驗證，無疑，它是

2、非常耗時的過程。 今天的集成電路設(shè)計，不僅在規(guī)模上擴大，在互連的復(fù)雜性上也大大增加，從而使驗證工具的運行時效越來越低下。為了改善這一狀況，人們提出了各種各樣的方法，在軟件上通過對算法的改進來提高這一過程的效率，這些算法包括層次化的版圖設(shè)計與提取，增量式版圖設(shè)計與提??；另一方面，則試圖通過對硬件體系結(jié)構(gòu)的改進來探索加速這一過程的可能性。 專用的硬件加速器，即所謂的固件，它可以用來實現(xiàn)算法中的某一部分軟件的功能，它利用的是算

3、法中所蘊含的并行特性。這樣的一類算法往往非常耗時，所以為了加速運行，將原來由軟件實現(xiàn)的功能交給硬件實現(xiàn)。設(shè)計這樣的一個硬件來完成原有的軟件的功能，在性能上可能會獲得很好的結(jié)果，但是為某一算法專門設(shè)計的硬件必然是缺乏靈活性的，這就走向了一個極端。與之對應(yīng)的極端則是通用的計算機，雖然性能不一定最佳，但是靈活性是由軟件實現(xiàn)，比之前者，優(yōu)越性是明顯的。大規(guī)模的可編程器件(FPGA，CPLD)的出現(xiàn)使硬件無論是在可容納的電路大小，還是靈活性方面都

4、有所增加。然而，由于自身語言的限制，實現(xiàn)相應(yīng)算法相當(dāng)復(fù)雜，雖然針對個別算法能夠加速DRC運算，但仍然沒有充分結(jié)合通用計算機高級語言軟件實現(xiàn)的靈活性。最重要的一點是，由于要以PC機接口卡的方式實現(xiàn)，系統(tǒng)的成本仍然高居不下。近年來，圖形處理器(GPU)得到極大發(fā)展。2001年，GPU的功能歷史性的增強和完善，在片段級和頂點級上開始支持可編程性，加之與生俱來的超強計算能力，GPU的應(yīng)用向通用計算領(lǐng)域拓寬。GPU和CPU結(jié)合使用，并在二者間進行