系統(tǒng)級芯片的低功耗技術研究.pdf_第1頁
已閱讀1頁，還剩69頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、隨著CMOS電路制造工藝特征尺寸的日益減小，集成電路在集成度和性能方面不斷獲得提高，芯片設計也逐漸朝著SoC方向發(fā)展。但與此同時，系統(tǒng)復雜性的提高以及各種移動設備的廣泛使用，也使得電路功耗開始成為芯片設計發(fā)展的重要瓶頸之一。 功耗不但直接影響芯片的封裝形式與成本，而且過高的功耗將導致芯片溫度的增加，直接決定著芯片的可靠性。此外，系統(tǒng)功耗的增加還將帶來電遷移效應、電流密度增大、IR Drop等問題，使得芯片的穩(wěn)定性進一步惡化；而這

2、些影響反過來又會給電源、地的設計以及電路可靠性分析等諸多方面帶來挑戰(zhàn)，低功耗技術研究已顯得越來越迫切。這些因素都迫使設計者越來越多地關注集成電路功耗優(yōu)化方法的研究。 本文的主要工作和創(chuàng)新有： 1、改進了應用輸入向量控制技術降低漏電功耗，并且針對輸入向量控制技術的關鍵問題，即求解最小泄漏電流的輸入向量(MLV)，進行了多種求解方法的對比。 2、提出了采用遺傳算法求解MLV，并且將其應用在國際通用的MCNCISCAS

3、85基準電路中。同使用隨機采樣求解MLV進行了比較，遺傳算法可以明顯優(yōu)化漏電功耗，提高仿真速度，一定程度上擺脫了對工藝庫的依賴。 3、將輸入向量控制技術應用于TD-SCDMA終端基帶芯片的部分時序邏輯電路，解決了SoC中降低整體漏電功耗的問題。 4、將各種降低功耗的方法應用到TD-SCDMA終端基帶芯片的設計中，比較各種方法帶來的功耗優(yōu)化效果，同時檢驗了輸入向量控制技術的優(yōu)勢。 仿真結果表明，采用輸入向量控制技術

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論