基于寄存器傳輸級(jí)的低功耗技術(shù)研究.pdf

1、隨著深亞微米技術(shù)的發(fā)展，集成電路的制造工藝水平不斷提高，芯片的密度和工作頻率也得到相應(yīng)提高，這導(dǎo)致集成電路的功耗急劇增加，功耗問(wèn)題日益成為超大規(guī)模集成電路(VeryLargeScaleIntegrated，VLSI)設(shè)計(jì)中的一個(gè)制約性因素。 本文首先闡明了低功耗設(shè)計(jì)的動(dòng)因以及它的研究現(xiàn)狀，接著對(duì)CMOS電路功耗的來(lái)源做了一個(gè)詳細(xì)剖析，而后依據(jù)功耗的產(chǎn)生機(jī)理，總結(jié)了集成電路設(shè)計(jì)中各個(gè)層次使用的低功耗設(shè)計(jì)方法。 以基于EPO

2、N(EthernetPassiveOpticalNetwork)的MAC(MediaAccessControl)控制器芯片的MPCP(MultiPointControlProtocol)模塊為實(shí)例，本文詳細(xì)研究了寄存器傳輸級(jí)的低功耗技術(shù)。在模塊總體的低功耗設(shè)計(jì)上，主要采用插入門控時(shí)鐘這一技術(shù)。針對(duì)由它造成的可測(cè)控性，時(shí)序等方面的問(wèn)題，設(shè)計(jì)進(jìn)行了細(xì)致的分析，并提出了自己的解決辦法。接著，在子模塊burst_ctrl上，采用不同的編碼方案進(jìn)