

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、隨著信息產(chǎn)業(yè)的發(fā)展,超大規(guī)模集成電路和數(shù)字系統(tǒng)幾乎占據(jù)了我們生活的所有領(lǐng)域。而且,由于芯片設(shè)計(jì)復(fù)雜性與日俱增,新產(chǎn)品的功能驗(yàn)證難度也逐漸加大。由于這些原因,在設(shè)計(jì)階段早期發(fā)現(xiàn)錯(cuò)誤顯得十分必要。因此,開發(fā)形式化驗(yàn)證技術(shù)來(lái)處理那些或許會(huì)引起功能不正確的設(shè)計(jì)階段是非常重要的。 等價(jià)性驗(yàn)證是形式化驗(yàn)證方法之一,它主要解決驗(yàn)證兩個(gè)電路是否功能等價(jià)的問題?,F(xiàn)在電路設(shè)計(jì)經(jīng)常包含某些功能未知的模塊,這些模塊被稱作黑盒。為了在早期階段發(fā)現(xiàn)設(shè)計(jì)錯(cuò)誤
2、,我們對(duì)帶黑盒的實(shí)現(xiàn)電路進(jìn)行等價(jià)性驗(yàn)證。 本文主要研究了集成電路的等價(jià)性驗(yàn)證理論及其在帶黑盒電路上的應(yīng)用,進(jìn)而提出一種基于邏輯錐分割和SAT的帶黑盒電路的等價(jià)性驗(yàn)證方法。主要包括以下三方面的內(nèi)容: 1.等價(jià)性驗(yàn)證:等價(jià)性驗(yàn)證技術(shù)證明兩個(gè)被給定電路具有相同的功能。例如,一個(gè)優(yōu)化的設(shè)計(jì)與其早期版本是功能等價(jià)的。在驗(yàn)證過程中,驗(yàn)證方法被分為兩類:(1)符號(hào)方法,(2)增量方法。符號(hào)方法是指依賴于使用BDD符號(hào)技術(shù)的那些方法;增
3、量方法是指在驗(yàn)證中,開發(fā)兩個(gè)電路的結(jié)構(gòu)相似性。 2.帶黑盒的等價(jià)性驗(yàn)證:在假設(shè)規(guī)范電路和帶黑盒的實(shí)現(xiàn)電路具有組合性質(zhì)的基礎(chǔ)上,提出帶黑盒的等價(jià)性驗(yàn)證方法。這些方法包括Local Check,Output Exact Check和Input Exact Check。使用這些方法相繼地增加了算法的準(zhǔn)確性和復(fù)雜性。 3.一個(gè)有效的帶黑盒電路的驗(yàn)證方法:我們提出了一種基于邏輯錐分割和可滿足性的檢驗(yàn)算法。根據(jù)“分而治之”的方法,把
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 集成電路的邏輯等價(jià)性驗(yàn)證研究.pdf
- 基于電路可滿足性的組合電路等價(jià)驗(yàn)證方法研究.pdf
- 基于布爾可滿足性的邏輯電路等價(jià)性驗(yàn)證和測(cè)試生成技術(shù)研究.pdf
- 邏輯電路的等價(jià)性檢驗(yàn)方法研究.pdf
- 基于SAT的數(shù)字電路形式驗(yàn)證方法研究.pdf
- 一款通信芯片的邏輯綜合和等價(jià)性驗(yàn)證.pdf
- 基于BDD和SAT的形式驗(yàn)證方法的研究.pdf
- 基于UPF低功耗設(shè)計(jì)下的邏輯綜合與等價(jià)性驗(yàn)證.pdf
- 基于ATPG的FPGA網(wǎng)表等價(jià)性驗(yàn)證方法研究.pdf
- 邏輯綜合中等價(jià)驗(yàn)證算法研究.pdf
- VLSI中形式化的組合電路等價(jià)驗(yàn)證方法.pdf
- 時(shí)序電路的等價(jià)驗(yàn)證方法及其在FPGA中的應(yīng)用.pdf
- 集成電路等價(jià)性驗(yàn)證系統(tǒng)設(shè)計(jì)及其實(shí)現(xiàn).pdf
- 一款南橋芯片的低功耗邏輯綜合與等價(jià)性驗(yàn)證.pdf
- 組合電路等價(jià)驗(yàn)證預(yù)處理算法研究.pdf
- 基于UVM驗(yàn)證方法學(xué)的一種1394總線事務(wù)層邏輯電路的驗(yàn)證研究.pdf
- 基于65nm的低功耗設(shè)計(jì)與等價(jià)性驗(yàn)證.pdf
- 基于SystemC的時(shí)態(tài)邏輯屬性驗(yàn)證方法研究.pdf
- 邏輯程序的語(yǔ)義和強(qiáng)等價(jià)邏輯程序研究.pdf
- 安全協(xié)議中的互模擬等價(jià)性驗(yàn)證.pdf
評(píng)論
0/150
提交評(píng)論