0.18umfpga可編程邏輯單元設(shè)計(jì)與實(shí)現(xiàn)

1、摘要摘要FPGA不僅能夠降低數(shù)字系統(tǒng)的開(kāi)發(fā)風(fēng)險(xiǎn)與開(kāi)發(fā)成本、縮短上市時(shí)間，而且通過(guò)動(dòng)態(tài)編程、遠(yuǎn)程在線(xiàn)重構(gòu)等技術(shù)可以有效地降低系統(tǒng)的維護(hù)升級(jí)成本，因此在通訊、多媒體、工業(yè)控制、數(shù)值計(jì)算等領(lǐng)域得到了廣泛的應(yīng)用?？删幊踢壿媶卧钦麄€(gè)硬件系統(tǒng)的核心，正是靠它來(lái)實(shí)現(xiàn)所有的組合邏輯函數(shù)和絕大多數(shù)數(shù)據(jù)鎖存功能，因此可編程邏輯單元的設(shè)計(jì)是FPGA設(shè)計(jì)的重中之重。本文圍繞基于LUT的FPGA可編程邏輯單元的研究，提出了分布式RAM、移位寄存器功能的設(shè)計(jì)思路

2、與具體實(shí)現(xiàn)方案將二者的時(shí)序控制單元合并成一個(gè)以減小面積對(duì)進(jìn)位鏈邏輯進(jìn)行了擴(kuò)展，包括利于實(shí)現(xiàn)乘法功能、可實(shí)現(xiàn)多個(gè)表達(dá)式相與(或)的功能以及便于實(shí)現(xiàn)計(jì)數(shù)器功能設(shè)計(jì)了時(shí)序存儲(chǔ)單元數(shù)據(jù)的抓捕、寫(xiě)回電路以支持可重配置功能闡述了其中幾個(gè)重要單元如七管SRAM單元、電平恢復(fù)單元等電路的設(shè)計(jì)思路、具體實(shí)現(xiàn)以及建模與仿真，并對(duì)整個(gè)可編程邏輯單元的不同功能進(jìn)行了功能與性能上的仿真。本文自主開(kāi)發(fā)的FpGA芯片(代號(hào)FDp1000K)采用SMICo.18umL

3、ogieIP6MSalieide1.8V3.3V工藝，共包含1200個(gè)可編程邏輯片、240個(gè)用戶(hù)可用FO以及10塊4KBits塊狀雙口RAM。通過(guò)全定制電路設(shè)計(jì)方法對(duì)FDP1000K芯片進(jìn)行版圖實(shí)現(xiàn)，并進(jìn)而流片。關(guān)鍵詞:現(xiàn)場(chǎng)可編程門(mén)陣列可編程邏輯單元可編程邏輯片查找表中圖分類(lèi)號(hào):TN47目錄目錄摘要，.....................................................................

4、...........................……”......……”…nAbstract..................................................……，...................................................……”.111目錄..........................................................

5、.............................................................……IV第1章引言............……，..............……”.............................................................……““.11.1FPGA概述...........……，..…，..……，...................

6、……、.......................................……11.2工作內(nèi)容..................……，二，......................................................……、..……，…，…11.3論文組織..................................……，...................................

7、...................……2第2章技術(shù)背景...................................................................……32.1FPGA總體結(jié)構(gòu)……，.............................……，...........……32.2FPGA內(nèi)部單元結(jié)構(gòu)..............................................，…

8、…52.2.1可編程控制點(diǎn)結(jié)構(gòu)，..........……‘.......................4一52.2，2可編程邏輯單元結(jié)構(gòu)........................................，……52.2.3互連資源結(jié)構(gòu)...................……，......................，、……82.3FPGA軟件設(shè)計(jì)流程..................................

9、……，.…，二，……9第3章可編程邏輯單元結(jié)構(gòu)與功能................……“...……”..............................……n3.1FDP10OOK可編程邏輯單元的架構(gòu)......……，.，二，.....................................……113.2FDP100OK中Slice以及CLB的功能介紹……，…，.............................

10、...……巧3.2.1組合邏輯功能..............................……，二，...……巧3.2.1.1兩個(gè)四輸入任意邏輯.......……，，....……，...............……、............……巧3.2.1.2五輸入任意邏輯.……，.…，......................................……，........……153.2.1.3部分九輸入邏輯.......

11、............……，.....……，......1.……173.2.1.4四選一MUX.…，.................……‘.....……，......................……，…，……173.2.2加法、乘法和進(jìn)位鏈邏輯功能，.......................................……、.……，.…183.2.3時(shí)序邏輯功能二，............................

12、..................一243.2.3.1分布式RA為1的設(shè)計(jì)........................……、.....……，..……，..…，...……253.2.3.2移位寄存器的電路設(shè)計(jì)...........................……，....................……293.2.3.3總的時(shí)序控制電路設(shè)計(jì).…、……，......................……，............

13、...……31第4章SLICE單元電路設(shè)計(jì)以及仿真..................................................……”二“.…324.1單元電路設(shè)計(jì)...……，.....................................................，……324.1.1電平恢復(fù)電路.......................……，.......……，................