電子技術課程設計-多路智能競賽搶答器設計

1、<p><b>　　摘 要</b></p><p>　　在計算機支持的信息技術時代，電子技術日益數字化，數字電路以其的 基本單元簡單化，應用單元標準化、模塊化、通用化的特點，長驅直入地深入到電力、通訊、計算機、家電、機械等行業(yè)的應用。數字搶答器由主體電路與擴展電路組成。優(yōu)先編碼電路、鎖存器、譯碼電路將參賽隊的輸入信號在顯示器上輸出；用控制電路和主持人開關

2、啟動報警電路，以上兩部分組成主體電路。通過定時電路和譯碼電路將秒脈沖產生的信號在顯示器上輸出實現計時功能，構成擴展電路。</p><p>　　關鍵詞：搶答電路，譯碼電路，報警電路，時序控制</p><p><b>　　Abstract</b></p><p>　　Support in the computer information techn

3、ology era, the growing digital electronic technology, digital circuit of the basic unit of its simplicity, the application of unit standardization, modularization, General of the characteristics and depth to run its elec

4、tric power, communications, computers, home appliances, machinery, etc. applications. Answer the number of circuits is controlled by the main circuit and expansion. Priority encoder circuit, latch, decoder circuit will b

5、e teams of the inpu</p><p>　　Keywords：Vie for answering the circuit，Timing circuit，Warning circuit，Time sequence controlling</p><p><b>　　目錄</b></p><p>　　1.設計方案選擇1</p

6、><p>　　2.單元電路設計3</p><p>　　2.1搶答電路設計3</p><p>　　2.2 定時電路設計4</p><p>　　2.3 報警電路設計5</p><p>　　2.4 時序控制電路設計6</p><p>　　3.搶答器整體電路圖8</p><p

7、><b>　　4.相關芯片9</b></p><p>　　4.1 四RS觸發(fā)器74LS2799</p><p>　　4.2二進制的BCD碼譯碼管74LS489</p><p>　　4.3輸入端4與門74LS0810</p><p>　　4.4 優(yōu)先編碼器74LS14811</p><p

8、>　　4.5 555定時器12</p><p><b>　　5.仿真結果14</b></p><p>　　6.課程設計心得體會15</p><p><b>　　7.參考文獻17</b></p><p><b>　　1.設計方案選擇</b></p>&

9、lt;p>　　1.1 基于單片機的設計</p><p>　　用單片機及外圍電路組成，由于采用單片機，使得外圍電路非常簡單，而且功能比一般搶答器多。但考慮到單片機成本高，以及個人知識局限性的問題，故未采用。</p><p>　　1.2 利用數字電路來設計</p><p>　　定時搶答據的總體框圖如圖所示，它由主體電路和擴展電路兩部分組成。主體電路完成基本的搶答功

10、能，即開始搶答后，當選手按動搶答按鈕時，能顯示選手的編號，同時能封鎖輸入電路，禁止其他選手搶答。擴展電路完成定時搶答的功能。</p><p>　　圖1.1 搶答器總體框圖</p><p>　　圖所示的定時搶答器的工作過程是：接通電源時，節(jié)目主持人將開關置于“清除”位置，搶答器處于禁止工作狀態(tài)，編號顯示器滅燈，定時顯示器上顯示設定的時間，當節(jié)目主持人宣布搶答題目后，說一聲“搶答開始”，同時格

11、控制開關撥到“開始”位置，揚聲器給出聲響提示，搶答器處于工作狀態(tài)，定時器例計時。當定時時間到，卻沒有選手搶答時，系統(tǒng)報警，并封鎖輸入電路，禁止選手超時后搶答。當選手在定時時間內按動搶答按鈕時，搶答器要完成以下四項工作：</p><p>　　優(yōu)先編碼電路立即分辨出搶答者的編號，并由鎖存器進行鎖存，然后由譯碼顯示電路顯示編號</p><p>　　揚聲器發(fā)出短暫聲響，提醒節(jié)目主持人注意；<

12、/p><p>　　控制電路要對輸入編碼電路進行封鎖，避免其他選手再次進行搶答；</p><p>　　控制電路要使定時器停止工作，時間顯示器上顯示剩余的搶答時間，井保持到主持人將系統(tǒng)清零為止。當選手將問題回答完畢時，主持人操作控制</p><p>　　開關，使系統(tǒng)回復到禁止工作狀態(tài)，以便進行下一輪搶答。</p><p><b>　　2

13、單元電路設計</b></p><p>　　2.1 搶答電路的設計</p><p>　　搶答電路的功能有兩個：一是能分辨出選手按按鈕的先后，并鎖存優(yōu)先搶答者的編號，供譯碼顯示電路用‘二是要使其他選手的按按鈕操作無效。選用優(yōu)先編碼器74LSl48和R5鎖存器74LS279可以完成上述功能，其電路組成如圖所示。</p><p><b>　　圖2.1

14、搶答電路</b></p><p>　　該電路的工作過程：當S置于"清除"端時，RS觸發(fā)器的 R、S端均為0，4個觸發(fā)器輸出置0，使74LS148的優(yōu)先編碼工作標志端（圖中5號端）＝0，使之處于工作狀態(tài)。當開關S置于"開始"時，搶答器處于等待工作狀態(tài)，當有選手將搶答按鍵按下時（如按下S5），74LS148的輸出經RS鎖存后，CTR=1,RBO(圖中4端) =1,七

15、段顯示電路74LS48處于工作狀態(tài)，4Q3Q2Q=101,經譯碼顯示為“5”。此外，CTR＝1，使74LS148 優(yōu)先編碼工作標志端（圖中5號端）＝1，處于禁止狀態(tài)，封鎖其他按鍵的輸入。當按鍵松開即按下時，74LS148的 此時由于仍為CTR＝1，使優(yōu)先編碼工作標志端（圖中5號端）＝1，所以74LS148仍處于禁止狀態(tài)，確保不會出二次按鍵時輸入信號，保證了搶答者的優(yōu)先性。如有再次搶答需由主持人將S開關重新置“清除”然后再進行下一輪搶答。

16、</p><h3>　　2.2 定時電路設計</h2><p>　　節(jié)目主持人根據答題的難易程度，設定一次搶答的時間，此處默認為30 S，通過預置時間電路對計數器進行預置，此處選用十進制同步加／減計數器74LS192進行設計，計數器的時鐘脈沖CPD由秒脈沖電路產生的CP脈沖提供[3]。</p><p>　　74LS192的真值表如圖4-2所示。</p>

17、<p>　　表 2.1 74LS192的真值表</p><p>　　此處用減計數，故接觸發(fā)脈沖，接高電平，低位芯片的借位信號端接到高位芯片的減計數觸發(fā)端進行級聯。低位芯片的D、C、B、A端均接低電位，高位芯片的D、C、B、A分別接為0011以進行置數為30.定時電路的電路圖如圖2.2所示。</p><p>　　圖2.2 定時電路部分電路圖</p><h3&g

18、t;　　2.3 報警電路設計</h2><p>　　該電路由555定時器和三極管構成的報警電路如圖4所示。其中由555 芯片構成多諧振蕩電路，振蕩頻率為</p><p><b>　　（1）</b></p><p>　　555 的輸出信號再經三極管放大 ,從而推動揚聲器發(fā)聲、報警兩個電路。PR為控制信號，當PR為高電平時，多諧振蕩器工作；反之，電

19、路停振。</p><p><b>　　圖2.3 報警電路</b></p><h3>　　2.4 時序控制電路設計</h2><p>　　時序控制電路是搶答器設計的關鍵，它要完成以下三項功能：</p><p>　?、僦鞒秩藢⒖刂崎_關撥到"開始"位置時，揚聲器發(fā)聲，搶答電路和定時電路進入正常搶答工作狀態(tài)；

20、</p><p>　?、诋攨①愡x手按動搶答鍵時，揚聲器發(fā)聲，搶答電路和定時電路停止工作；</p><p>　　③當設定的搶答時間到，無人搶答時，揚聲器發(fā)聲，同時搶答電路和定時電路停止工作；</p><p>　　根據上面的功能要求以及圖 2.1和圖2.2，設計的時序控制電路如下圖所示。圖中，門G1 的作用是控制時鐘信號CP的放行與禁止，門G2的作用是控制74LS148

21、的輸人使能端 。圖11、4的工作原理是：主持人控制開關從"清除"位置撥到"開始"位置時，來自于圖11、2中的74LS279的輸出 1Q=0，經G3反相， A＝1，則時鐘信號CP能夠加到74LS192的CPD時鐘輸入端，定時電路進行遞減計時。同時，在定時時間未到時，則"定時到信號"為 1，門G2的輸出 =0，使 74LS148處于正常工作狀態(tài)，從而實現功能①的要求。當選手在定時時

22、間內按動搶答鍵時，1Q＝1，經 G3反相， A＝0，封鎖 CP信號，定時器處于保持工作狀態(tài)；同時，門G2的輸出 =1，74LS148處于禁止工作狀態(tài)，從而實現功能②的要求。當定時時間到時，則"定時到信號"為0， =1，74LS148處于禁止工作狀態(tài)，禁止選手進行搶答。同時， 門G1處于關門狀態(tài)，封鎖 CP信號，使定時電路保持00狀態(tài)不變，從而實現功能③的要求。集成單穩(wěn)觸發(fā)器74LS121用于控制報警電路及發(fā)聲的時間[

23、4]。</p><p><b>　　圖5 時序控制電路</b></p><p>　　圖2.4 搶答與定時電路的時序控制電路 圖2.5 報警電路的時序控制電路</p><p>　　3. 搶答器整體電路圖</p><p>　　本次搶答器的整體電路圖如圖3.1所示：</p><p>　　圖3

24、.1 搶答器的整體電路圖</p><p><b>　　4 相關芯片</b></p><h3>　　4.1 四RS觸發(fā)器74LS279</h2><p>　　四RS觸發(fā)器74LS279的引腳圖如圖3-1和圖3-1-2所示：</p><p>　　圖4.1 74LS279引腳圖</p><p><

25、;b>　　圖4.2 功能表</b></p><h3>　　4.2二進制的BCD碼譯碼管74LS48</h2><p>　　二進制的BCD碼譯碼管74LS48引腳圖如圖5-1：</p><p>　　圖4.2 74LS48引腳圖</p><p>　　功能表如表5.1所示：</p><p>　　表5.1 7

26、4LS48功能表</p><h3>　　4.3 四輸入與門74LS08</h2><p>　　2輸入端4與門74LS08引腳圖如圖4.3：</p><p>　　圖4.3 74LS08引腳圖</p><h3>　　4.4 優(yōu)先編碼器74LS148</h2><p>　　優(yōu)先編碼器74LS148發(fā)生器電路引腳圖如圖4

27、.4所示：</p><p>　　圖4.4 74LS148引腳圖</p><p>　　優(yōu)先編碼器74LS148發(fā)生器真值表如表3-10所示：</p><p>　　表5-4 74LS148真值表</p><h3>　　4.5 555定時器</h2><p>　　4.5.1 555定時器引腳圖</p><

28、;p>　　圖5-5-1 555定時器引腳圖</p><p>　　Pin 1 (接地) -地線(或共同接地) ，通常被連接到電路共同接地。 </p><p>　　Pin 2 (觸發(fā)點) -這個腳位是觸發(fā)NE555使其啟動它的時間周期。觸發(fā)信號上緣電壓須大于2/3 VCC，下緣須低于1/3 VCC 。 </p><p>　　Pin 3 (輸出) -當時間周期開始5

29、55的輸出輸出腳位，移至比電源電壓少1.7伏的高電位。周期的結束輸出回到O伏左右的低電位。于高電位時的最大輸出電流大約200 mA 。 </p><p>　　Pin 4 (重置) -一個低邏輯電位送至這個腳位時會重置定時器和使輸出回到一個低電位。它通常被接到正電源或忽略不用。 </p><p>　　Pin 5 (控制) -這個接腳準許由外部電壓改變觸發(fā)和閘限電壓。當計時器經營在穩(wěn)定或振蕩的

30、運作方式下,這輸入能用來改變或調整輸出頻率。 </p><p>　　Pin 6 (重置鎖定) - Pin 6重置鎖定并使輸出呈低態(tài)。當這個接腳的電壓從1/3 VCC電壓以下移至2/3 VCC以上時啟動這個動作。 </p><p>　　Pin 7 (放電) -這個接腳和主要的輸出接腳有相同的電流輸出能力，當輸出為ON時為LOW，對地為低阻抗，當輸出為OFF時為HIGH，對地為高阻抗。 <

31、;/p><p>　　Pin 8 (V +) -這是555個計時器IC的正電源電壓端。供應電壓的范圍是+4.5伏特(最小值)至+16伏特(最大值)。</p><p>　　555定時器的功能表</p><p>　　表4.5.2 555定時器的功能表</p><p>　　4.5.3 555構成構成多諧振蕩器</p><p>　　

32、多諧振蕩器是一種自激振蕩器，在接同電源后，不需要電源后，不需要外加觸發(fā)信號（即沒有輸入信號）。便能自動產生矩形脈沖，由于矩形脈沖中含有豐富的高次諧波分量，所以稱為多諧振蕩器。</p><p>　　先將555定時器構成施密特觸發(fā)器，在將施密特觸發(fā)器的輸出端經RC積分電路接回到它的輸入端，即可構成多諧振蕩器，且其電容C的電壓Vc將在VT+和VT-之間反復振蕩。</p><p>　　電容電壓Vc

33、與輸出電壓Vo的波形如下圖所示。</p><p><b>　　充電時間：</b></p><p><b>　　放電時間：</b></p><p>　　振蕩周期：T=T1+T2=(R1+2R2)Cln2，振蕩頻率：f=1/T</p><p><b>　　占空系數： </b><

34、;/p><p>　　圖4.5.3 555構成構成多諧振蕩器</p><p><b>　　5. 仿真結果</b></p><p><b>　　搶答電路部分仿真</b></p><p>　　按動控制開關使其處于清零狀態(tài)，此時顯示器應顯示“00”，再將開關撥到開始工作的狀態(tài)，若有人搶答，假設為2號選手搶答有效

35、（即控制開關A由高電平撥到低電平），此時電路中的顯示器應顯示“2”。仿真結果確實也是這樣的，是正確的。</p><p>　　圖6.1 搶答電路仿真圖</p><h2>　　6.課程設計心得體會</h2><p>　　經過連續(xù)幾天的奮戰(zhàn)，終于把多路智能搶答器的設計和仿真搞了出來，心里高興了一把，這幾天的努力終于有了收獲。回想這幾天的過程，還真是有點“坎坷”。</

36、p><p>　　通過此次的設計還是學到了不少的東西。首先學會了設計一個時序組合邏輯電路的基本方法，雖然在課本學習中也提到了設計電路的方法，但是遠沒有這次在經過親自設計之后學到的多而且深刻。先分析電路的要求及其功能，確定大體的設計方向，回想與以前學到的那些知識有關及這期間學到的元件；然后把將要用到的芯片功能表找出來，并記住，能清楚的知道這個芯片在不同工作狀態(tài)下的輸出有什么不同，根據這個來設計出電路；同時還要用到列寫真值

37、表，畫出卡諾圖來分析他們之間的邏輯關系，據此畫出電路，并在仿真軟件上進行仿真驗證。此次電路設計還是很有幫助，有不少收獲的。</p><p><b>　　7.參考文獻</b></p><p>　　[1]康華光. 電子技術基礎數字部分. 高等教育出版社. 2003年3月 </p><p>　　[2]康華光. 電子技術基礎模擬部分. 高等教育出版社

38、. 2003年4月</p><p>　　[3]劉建成. 電子線路試驗教程. 北京氣象出版社. 2004 年1月</p><p>　　[5]王彩君/楊睿. 數字電路實驗. 國防工業(yè)出版社. 2006年7月</p><p>　　[6]王建新/姜萍. 電子線路實踐教程. 科學出版社. 2003年9月</p><p>　　[7]劉建成. 電子線路試驗