

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、1集成電路課程設(shè)計集成電路課程設(shè)計1.1.目的與任務目的與任務本課程設(shè)計是《集成電路分析與設(shè)計基礎(chǔ)》的實踐課程,其主要目的是使學生在熟悉集成電路制造技術(shù)、半導體器件原理和集成電路分析與設(shè)計基礎(chǔ)上,訓練綜合運用已掌握的知識,利用相關(guān)軟件,初步熟悉和掌握集成電路芯片系統(tǒng)設(shè)計→電路設(shè)計及模擬→版圖設(shè)計→版圖驗證等正向設(shè)計方法。2.2.設(shè)計題目與要求設(shè)計題目與要求2.12.1設(shè)計題目及其性能指標要求設(shè)計題目及其性能指標要求器件名稱:含兩個24譯
2、碼器的74HC139芯片要求電路性能指標:(1)可驅(qū)動10個LSTTL電路(相當于15pF電容負載);(2)輸出高電平時,|IOH|≤20μA,VOH,min=4.4V;(3)輸出底電平時,|IOL|≤4mA,VOL,man=0.4V;(4)輸出級充放電時間tr=tf,tpd<25ns;(5)工作電源5V,常溫工作,工作頻率fwk=30MHz,總功耗Pmax=150mW。2.22.2設(shè)計要求設(shè)計要求1.獨立完成設(shè)計74HC139芯片的全
3、過程;2.設(shè)計時使用的工藝及設(shè)計規(guī)則:MOSIS:mhp_n12;3.根據(jù)所用的工藝,選取合理的模型庫;4.選用以lambda(λ)為單位的設(shè)計規(guī)則;5.全手工、層次化設(shè)計版圖;6.達到指導書提出的設(shè)計指標要求。3.3.設(shè)計方法與計算設(shè)計方法與計算3.13.174HC13974HC139芯片簡介芯片簡介301012AACAACYss??????01013AACAACYss??????74HC139的邏輯圖如圖2所示:圖274HC1397
4、4HC139邏輯圖邏輯圖3.23.2電路設(shè)計電路設(shè)計本次設(shè)計采用的是m12_20的模型庫參數(shù)進行各級電路的尺寸計算,其參數(shù)如下:NMOS:εox=3.98.8510﹣12Fmμn=605.31210﹣4㎡Vstox=39510﹣10mVtn=0.81056VPMOS:εox=3.98.8510﹣12Fmμp=21910﹣4㎡Vstox=39510﹣10mVtp=﹣0.971428V3.2.1輸出級電路設(shè)計根據(jù)要求輸出級電路等效電路圖如圖
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 集成電路課程設(shè)計--含2個_2-4線譯碼器的74hc139芯片
- 集成電路課程設(shè)計---74hc138譯碼器芯片設(shè)計
- 赫夫曼編碼譯碼器
- 基于DVD應用的RS-PC譯碼器芯片的設(shè)計.pdf
- Viterbi譯碼器的FPGA實現(xiàn).pdf
- 譯碼器測試設(shè)備研制.pdf
- 數(shù)字電視中的RS譯碼器及LDPC編譯碼器設(shè)計與硬件實現(xiàn).pdf
- Viterbi譯碼器的硬件設(shè)計.pdf
- 實驗二--譯碼器及其應用
- LDPC譯碼算法研究及譯碼器實現(xiàn).pdf
- Viterbi譯碼器的FPGA設(shè)計.pdf
- 基于并行分層譯碼算法的LDPC譯碼器設(shè)計.pdf
- 基于SystemC的Viterbi譯碼器實現(xiàn).pdf
- VerlogHDL實現(xiàn)Viterbi譯碼器的研究.pdf
- RS譯碼器的研究與實現(xiàn).pdf
- RS碼硬件譯碼器的實現(xiàn).pdf
- 基于FPGA的LDPC譯碼器設(shè)計.pdf
- 維特比譯碼器的FPGA實現(xiàn).pdf
- 高速Viterbi譯碼器的FPGA實現(xiàn).pdf
- 4線-16線-譯碼器
評論
0/150
提交評論