高速嵌入式動態(tài)隨機存儲器可編程內(nèi)建自測試設計及優(yōu)化.pdf

1、目錄目錄?I觀?IllAbstract?IV第一章緒論?11.1嵌入式存儲器在現(xiàn)代VLSI中的重要地位?11.2嵌入式存儲器測試的意義和測試技術的發(fā)展?21.3基于增益單元的嵌入式動態(tài)隨機存儲器?31.3.1嵌入式動態(tài)隨機存儲器?31.3.2基于增益單元的嵌入式動態(tài)隨機存儲器?31.4增益單元eDRAM對測試的挑戰(zhàn)及引入PBIST的必要性?51.5論文主要工作和創(chuàng)新點?61.6論文組織結構?6第二章增益單元存儲器測試算法選擇?82.1已

2、知故障模型舉例?82.2增益單元存儲陣列中干擾的影響?102.3增益單元存儲器測試算法選擇?112.3.1?March算法?112.3.2?Galpat算法?122.3.3錘子測試?13第三章二級循環(huán)嵌套PBIST設計?143.1設計@標?143.2方案調研和確定?143.3指令集設計?163.3.1操作指令?163.3.2配置指令?173.3.3測試程序范例?203.4系統(tǒng)框圖?233.4.1測試系統(tǒng)總體框圖?233.4.2PBIST

3、結構?243.5PBIST的存儲器測試流程?253.6系統(tǒng)模塊設計?263.6.1信號同步器?263.6.2指令存儲器?273.6.3指令譯碼器?283.6.4程序計數(shù)器?383.6.5讀寫控制器?39摘要摘要在現(xiàn)代SoC中，嵌入式存儲器己經(jīng)取代邏輯電路占據(jù)了芯片的絕大部分面積。而隨著便攜式移動電子設備的快速發(fā)展，嵌入式存儲器的一個分支——嵌入式動態(tài)隨機存儲器又以其高存儲密度和低功耗得到了越來越廣泛的應用。在這種情況下，整個芯片的良率越

4、來越多地受到其中的存儲器模塊的影響，對嵌入式存儲器的有效測試也因此變得尤為重要。本文介紹了一種高速嵌入式動態(tài)隨機存儲器。該存儲器采用新型的2T增益單元結構作為存儲單元，具有高存儲密度、高訪問速度、非破壞性讀寫、與標準邏輯工藝兼容等優(yōu)勢。該存儲器所具有的優(yōu)勢給測試帶來了挑戰(zhàn)，如何節(jié)省測試時間和芯片管腳，在高速測試中保證高故障覆蓋率成為重要的問題。針對這一問題，本文提出了一種可編程內(nèi)建自測試方案。該方案包括了指令集設計和硬件電路的設計。四級

5、指令流水線的引入使全速測試成為可能。該設計方案可以通過執(zhí)行不同的測試指令實現(xiàn)多種類型的測試算法，包括March算法、Galpat算法、Hammertest等。該內(nèi)建自測試模塊被集成在了一個存儲容量為16KB的增益單元嵌入式動態(tài)隨機存儲器芯片中，并在中芯國際0.13pm標準邏輯工藝下進行了流片驗證。芯片測試結果表明該內(nèi)建自測試方案可以在200MHZ的時鐘頻率下對待測存儲器執(zhí)行全速測試，并實現(xiàn)多種測試算法。針對在上述芯片測試過程中發(fā)現(xiàn)的工藝

6、波動導致單元良率降低的問題，本文又介紹了一種能夠自動優(yōu)化存儲器性能的可編程內(nèi)建自測試方案。該方案可以自動優(yōu)化芯片操作時序，并可以對動態(tài)存儲單元的數(shù)據(jù)保持時間進行測試。芯片測試表明，這種改進的可編程內(nèi)建自測試模塊的引入提高了單元良率，并成功測試出了存儲器的數(shù)據(jù)保持時間。本文針對新型的增益單元動態(tài)隨機存儲器提出的可編程內(nèi)建自測試設計方案及其優(yōu)化保證了較高的故障覆蓋率，提高了測試速度，降低了對自動測試設備的性能要求，降低了芯片管腳消耗，并具有