簡介：O．8UMMGLVKEYPROCESSDEVELOPMENTANDDESIGNRULEOPTIMIZEATHESISSUBMITTEDTOSOUTHEASTUNIVERSITYFORTHEACADEMICDEGREEOFMASTEROFENGINEERINGBYXIEYANGSUPERVISEDBYPROFESSORWUJINANDSENIORENGINEERFANGSHILINSCHOOLOFSOFTWARESOUTHEASTUNIVERSITY摘要集成電路高速發(fā)展的今天，鋁柵工藝作為一種成本低、工藝簡潔、流通速度快的工藝仍然在中低端消費電子市場中占有一席之地。但是隨著成本增加，需要有更小線寬的工藝來提升工藝競爭力。在不改變現(xiàn)有工藝架構并且不增加成本的情況下如何有效降低管芯尺寸仍然是未來工藝的發(fā)展方向。本文主要內(nèi)容就是通過半導體關鍵工藝步驟研究及設計規(guī)則優(yōu)化，降低管芯尺寸，提升工藝競爭能力。本文首先介紹了鋁柵工藝的發(fā)展，對于現(xiàn)有1．0微米低壓鋁柵工藝進行了分析，確定了工藝優(yōu)化方向。其次．在已有的1．0微米工藝基礎上運用了仿真工具SCNTAURUSTCADTECHNOLOGYCOMPUTERAIDEDDESIGN計算機輔助設計進行模擬，采用了工藝模擬與實際流片結合的方式，對溝道尺寸在O．7微米的器件進行器件模擬、實驗及仿真，通過調整阱濃度實現(xiàn)了節(jié)省一層光刻的目的。再次，對低壓鋁柵生產(chǎn)工藝流程中的關鍵工藝步驟濕法孔腐蝕和鋁腐蝕進行了研究，通過對于這兩個工藝步驟的研究改善，使其滿足0．8微米后段工藝大規(guī)模生產(chǎn)的要求。最后，通過對比業(yè)內(nèi)其他工廠設計規(guī)則，在華潤上華1．0微米低壓鋁柵基礎上對設計規(guī)則重新進行制定，通過在線流片使得部分設計規(guī)則得到了優(yōu)化，在I．0微米低壓鋁柵工藝基礎上壓縮設計規(guī)則尺寸重新制定了0．8微米低壓鋁柵工藝設計規(guī)則，同時在產(chǎn)品上通過了窗口驗證確認了工藝的穩(wěn)定性。華潤上華原1．0微米低壓鋁柵工藝共有8層光刻，本文通過TACD仿真工具的應用結合產(chǎn)品片流片驗證，完成了節(jié)省一層V_P光刻的目標；通過對于低壓鋁柵工藝流程中關鍵工藝步驟濕法孔腐蝕、鋁腐蝕進行研究，成功開發(fā)出了O．5微米濕法孔腐蝕菜單及11K厚度鋁腐蝕菜單，解決了工藝開發(fā)中的難題；對1．0微米工藝設計規(guī)則重新進行驗證，最終制定了0．8微米低壓鋁柵設計規(guī)則，達到了降低管芯尺寸的目的。關鍵詞TACD、低壓鋁柵、鋁腐蝕、濕法腐蝕、BOE、設計規(guī)則檢查

簡介：分類號密級曩擬磊卷國裊森驗耋碩士學位論文模擬集成電路國家重點實驗室’叭上予7阻L磁J乙題名與副題名英文題目墜星盤匭匹Q￡盤丑堡簽叢Q墨叢堡HIG魚至盟G叢盟曼Y≤≥24羔啦曼蛩墮曼蛩0廷￡Z旦I衛(wèi)Q塹苧￡QQ曼曼墨逛墜Q盟曼亟SQ碩士研究生邋垂墮指導教師奎苤堡高絲墨猩豎趁塞盛墊整國窒重量塞墜室學科專業(yè)絲墊量魚固簽墊王堂論文提交日期論文評閱人豎亞到高絲三猩豎一主墊塞國至壘盟堡登高絲王猩監(jiān)主墊塞團至壘塹答辯委員會主席遂垂豎邋盛鰲墊王登墊盤堂2008年04月20日重慶郵電大學碩士論文摘要摘要互補雙極技術憑借其高速、大電流驅動等優(yōu)勢一直受到模擬集成電路設計者的青睞。而隨著微電子技術的應用越來越廣泛，許多領域如射頻放大器、A／D轉換器等對抗輻射能力以及信號失真度的要求也越來越嚴格，這就驅使人們在工藝上自然而然地將高頻互補雙極技術與SOI全介質隔離工藝相結合。在國外，SOI高頻互補雙極工藝已相對成熟并且用于制造產(chǎn)品。但在國內(nèi)的發(fā)展比較落后且對其進行專項研究的機構并不多。本論文以中國電子科技集團第24研究所模擬集成電路國家重點實驗室現(xiàn)有的比較穩(wěn)定的互補雙極工藝CBP2012為基礎開展了亞微米SOI互補雙極工藝的器件設計工作，具體內(nèi)容如下F首先，在深入分析互補雙極技術及SOI工藝的理論基礎上進行了器件的建模和工藝流程設計。器件結構設計采取SOI全介質隔離，橫向盡可能縮小尺寸以減小寄生電容，縱向力求制作淺結和窄基區(qū)寬度；工藝上，根據(jù)器件模型的要求優(yōu)化工藝流程，精確設計關鍵工藝參數(shù)，如發(fā)射區(qū)離子注入條件、基區(qū)離子注入條件、退火條件等。并利用TSUP礎N4和MEDICI軟件分別對工藝流程及器件電學參數(shù)進行了仿真，根據(jù)仿真結果不斷調整工藝參數(shù)、優(yōu)化器件設計。其次，針對亞微米的SOI互補雙極工藝開發(fā)制定了特征尺寸為O．8肛M的版圖設計規(guī)則，分別設計了多種發(fā)射極長度的NPN晶體管和PNP晶體管的版圖，以及用于參數(shù)測試的PCM和PEM版圖。最后，根據(jù)仿真結果開展了流片實驗。實驗中先后采取了兩種外延層厚度，根據(jù)不同的外延層厚度適當調整工藝參數(shù)，并分別對工藝完成后的晶體管進行了直流特性參數(shù)和交流特性參數(shù)的測試。測試結果表明直流參數(shù)基本達到設計要求，但特征頻率厶仍需進一步提高。關鍵字亞微米，SOI，互補雙極，特征頻率

簡介：東南大學碩士學位論文06UM12VBICMOS工藝開發(fā)與器件特性研究姓名王德進申請學位級別碩士專業(yè)軟件工程指導教師李冰蘇巍20090325ABSTRACTTHEADVANCEDBICMOSTECHNOLOGY,INTEGATINGTHEADVANTAGESOFCMOSANDBJTBIPOLARJUNCTION仃ANSISTOO，ISBECOMINGTHECENTRALTECHNOLOGYFORULSI．BICMOSTECHNOLOGYISGAININGTHEIMPORTANCEANDATTRACTINGTHEKEENINTERESTINDIGITAL，ANALOGANDEVENRADIO自EQUE塒哆ICDESIGN．THISPAPERISFOCUSEDON0．6UMCRITICALDIMENSION，DOUBLEPLOY,DOUBLEMETALBICMOSPL粥SANDDEVICEDEVELOPMENT，AND,PROCESSINTEGRATION，DEVICESRUCTUREDESIGN,CHARACTERIZATIONANDMODELEXTRACTION，CIRCUITAPPLICATIONWE他RESEARCHEDANDDISCUSSED．THEDIFFERENTBJT鯽MCTU托COMPAREANDDEVICETHEORYANALYSISINDICATEDTHATPOLYEMITTERSTRUCTUREISBENEFITFORGAININGHI啦PERFORMANCEBJT．BYCOMPARINGTHEDIFFERENTPLOYEMITTERPROCESSINGMETHOD，ANDCONSIDERINGBJTCHARACTERISTICDEMANDANDPRODUCTIONCOST，POLYGATESELFALIGNMENTPROCESSISCHOSETOGENERATEPOLYEMITTERBTJ．BASEDONTHEPLOYEMITTERBJT’SDCCHARACTERISTIC’SANALYSIS，IMPROVINGINTERFACECONDITIONANDREDUCINGINTERFACECOMPOUNDAREHELPFULTOINCREASEPLOYEMITTERBYF’SHFE．WITHTHEDEVELOPMENTOFTHINEPIFILMDEPOSITIONTECHNOLOGY,INTERFACECLEANINGTECHNOLOGYANDSELFALIGNMENTPLOYENXITTERTECHNOLOGY,THEBIPOLARDEVICEV4KAN，LPNPISINTEGRATEDINTOCSMCORIGIANL0．6UMCMOSTECHNOLOGYTOBE0．6URNBICMOSTECHNOLOGY．VERTICALNPNBYFPUNCHTHROUGHVOLTAGEI3IMPROVEDUPTOABOVE12V，HFETOBEABOVE100，AND,LATERALPNPBJTPUNCHTHROUGHVOLTAGEISALSOIMPROVEDUPTOABOVE12V，HFEACHIEVESTOBEABOUT40．AND，BJT’SIVCHARACTERISTIC，TEMPERATURECHARACTERISTICANDGUMMELPEONMODELAREANALYSISEDANDEXTRACTED，HIGHACCURACYPERFORMANCEISACHIEVED．BASEDONTHISBICMOSTECHNOLOGYTEMPLATE，ESDPROTECTIONCAPABILITYISRESEARCHEDWITHTHEDIFFERENTVERTICALNPNBJTLAYOUTDESIGN．THEANALYSISINDICATEDTHATTHEOBVIOUSSNAPBACKEFFECTEXISTEDFORCEBEANDCEBSTRUCTUREVERTICALNPNBJT，WHICHCOULDBEUSEDASTHEESDPROTECTIONCOMPONENTFORTHEDEVELOPMENTOFTHEBICMOSCIRCUIT．AND，AHIGHACCURACYBANDGAPREFERENCEVOLTAGECIRCUITISDESIGNEDFORTHELINEARMANOSTATAPPLICATION．ITINTEGRATEDTHEADVANTAGESOFTHEBIPOLARDEVICE，HIGHWANSCONDUCTANCE，HIGHLOADPOWER,ANDCMOSDEVICE，HIGHIMPEDANCEMPUT,LOWPOWERCOL越SHNLE．SO，THECIRCUITPERFORMANCEISOPTIMIZEDANDTHEACCURANCYISENHANCED．THERESEARCHSHOWSTHATTHEBICMOSTECHNOLOGYDEVELOPMENTISSUCCESSFULANDITCANMEETCURRENTLOWFREQUENCYCIRCUITDESIGNDEMAND．KEYWORDSBICMOSTECHNOLOGY,PLOYEMITTER,PLOYSELFALIGNMENTTECHNOLOGY,GUMMELPOONMODEL，ESDPROTECTION，HIGHACCURATEBANDGAPREFERENCECIRCUITⅡ

簡介：R770970飯旦大學碩士學位論文專業(yè)學位0．6微米EEPROM工藝制造的轉讓和優(yōu)化院系信息科學與T程學院學校代碼學號專業(yè)電子與通信工程姓名劉瀟指導教師鄭國祥教授龔大衛(wèi)教授完成日期2005年3月31日】0246T022021084摘要ABSTRACTEEPROMISANELECTRICERASABLEPROGMMREADONLYMEMORY，ITHADDEVELOPEDFOREGROUNDANDPOPULARMARKETAPPLICATION．THEPAPERFOCUSONTHEPROBLEMSTUDYANDANALYSISWHENDEVELOPINGANDTRANSFERRINGEEPROMWITHLINEWIDTHABOUT0．6UM．BYUSINGOPTIMIZEDPROCESSANDSTAGES．THEYIELDWASIMPROVEDANDTHEPROCESSWASUSEDFORMASSPRODUCTIONINADVANCEDSEMICONDUCTIONMANUFACTURINGCORPORATIONINSHANGHAI．THEREARELOTSOFPARTICULARITYONPROCESSINGTHESMALLLINEWIDTHO．6UME．G．THINOXIDEGROWING，BPSGREFLOW，ETCHINGPROFILE，CONTACTISSUE，ANDSTEPPERFAILUREPROBLEMSHAPPENEDWHENDOINGLITHOSTEPS，EFO．OPTIMIZEDWAYSOFPROCESSANDMATE_RJALWEREUSEDTOSOLVETHEABOVEPROBLEMSWHICHCAUSELOWYIELDANDBADRELIABILITY．DIFFERENTFAILUREBYDIFFERENTROOTCAUSESWERESPECIALIZEDINTHEPAPER,E．G．QBDFAILUREWHICHWASCAUSEDBYCONTAMINATION；EDGEFAILUREWHICHISCAUSEDBYOVERETCHING；HIGHERLEAKAGEWHICHCAUSEDBYTINTOOTHIN，ETC．THEPAPERISWORKEDFROMPRODUCTIONPRACTICE．NOW,THEPROCESSISINMASSPRODUCTIONINTHEFOUNDRYFABITHADPRACTICEVALUEFORTHESMALLLINEWIDTHANDTHINOXIDEPROCESS．KEYWORDSQBD．CMOS．PROCESS．LEAKAGE，CONTAMINATION，OVERETCH，MISALIGNYIELD，LEAKAGE，ETC．3

簡介：浙江大學碩士學位論文06UMCMOS工藝混沌A/D轉換器的設計姓名王美娟申請學位級別碩士專業(yè)電路與系統(tǒng)指導教師金文光20060501浙江大學碩士學位論文ALBSTRACTINAMIXEDSIGNALPROCESSINGSYSTEM，MEA11ALOGTODIGITALCONVERTERISALWAYSANIMPORTANTCOMPONEM．THEREARETWOT彈ESOFADC，ONEISNYQUISTADC，ULEO也ERISOVERS鋤PLINGADC．THETYPEOFCHAOTICA，DCONVERTERISCALLEDNYQUISTADC．COMPAREDTOOTHERARCHITECTILRES，THECHAOTICA，DCONVERCERISCREDITABLETHATTLLECHAOTICSYSTEMISSENSITIVEDEPENDENCEONINITIALCONDITIONS，THEREFORE，鉚OVERYCLOSEINITIALVALUE慚IIPRODUCETWOOBVIOUSLYS印ARATECHAOTICORBITS，SOT11ECHAOTICADCCANACLLIEVEHI曲RES01VINGPOWERBYDETECTINGTHEDI骶RENCEBETWEENTHEIRORBHACCORDINGTOTLLERCSEARCHSITUATIONOFCHAOTICSENSORPRINCIPLEANDCLLAOTICⅡLEASURECIRCUIT，ACHAOTICA／DCONVEFTERBASEDONCONSTANT__CURRENTMODEWASPRESENTEDINT圭LISP印ER．NEA／DCONVERTERWASFABRICATEDIN0．6UMDOUBLEP01YDOUBLE蚰C詛1CMOSPROCESS，ACCORDINGTOBOTTOMT叩血11CUSTOMICDES啦METHODOLOGY．THECIRCUNWASDIVIDEDTOSUB．BLOCKBASEDONCIRCLLIT觚CTION，SUCHASS鋤PLECIRCUIT，COMPATATOR，OSCILLATE，DIGITALLOGICALBLOCK，REFERENCEANDBIASCIRCUIT．TRANSISTORLEVELSCHEMATICOFSUBBLOCKWASCREATEDINSCHEMATICEDITOR’廿1ENSPEC廿ESJMUIATIONOFCII℃UITBLOCKWASUSEDTOVERIFYTHEIRFULLCTION．A14BITA11DCLOCK疵QU觚CYOF500KHZCHAOTICADCWASPRESENTEDINT11ISPAPELPAR眥ETERSIMULATIONOFSYSTEMCIRCUITWASUSEDTOA11ALYZECHAOTICSENSITIVEDEPENDENCEONPARAMETETEFF爸CTSOFOF括ET，SWITCHPARASTICPAR鋤ETER，THERATIOOFCHA唱EANDDISCHARGECURREM，POWERNOISEINCHAOTICCIR℃UITWEREDISCUSSEDIN廿LISP印ELFINALLY，MASKLAYOUTOFIMPORTANTCIRCUITSUCHASCOMPATATOR，DIGITAL109ICALBLOCKAILDOSCILLATEWERECREATEDINLAYCRUTEIDTOLNECHAOTICADCREQUIREDSIMPLEHARDWAREA11DWASNOTNECESSARYCONVERTCHAOTICCODETOT，PICALBINARYSYSTEM．THEREFORE，ITCANBEAPPLIEDTODESI印IPCOREOFADCJNSOC．1TYWORDSA／DCONVERTER；CHAOTICCODE；IC；BOTIOMTOP；CMOSII

簡介：目錄摘要‘，，，1ABSTRACT，。3引言5第一章半導體器件相關理論7第一節(jié)電子的性質7第二節(jié)雜質半導體9第三節(jié)PN結基本原理N第四節(jié)半導體表面14第五節(jié)表面勢16第六節(jié)MOS場效應晶體管的基本特性17第七節(jié)光罩式只讀存儲器MASKROM工作原理21第二章光罩式只讀存儲器新工藝的導入23第一節(jié)光罩相關信息23第二節(jié)工藝流程25第三節(jié)重點工藝條件的建立37第三章良率提升48第一節(jié)電性參數(shù)RSBN與良率的相關性48第二節(jié)GATEPOLY、SPAEER和CONTAET蝕刻與良率的相關性55第三節(jié)VIAL蝕刻與良率的相關性64第四節(jié)器件電性參數(shù)與良率的相關性68第五節(jié)良率提升總結，71第四章可靠性驗證72第五章結論78參考文獻80致謝82間隙壁蝕刻SPAEERETCH和接觸孔蝕刻CONTACTETCH有關，這3步工藝效果的疊加，使源、漏極的硅消耗得較多，從而造成N型硅極與P型硅襯底的PN結的漏電，即位元線上產(chǎn)生了漏電，導致了BING失效。并且這3步工藝的均勻性也不好。我們重新調整了工藝參數(shù)，減少了硅消耗，提高了蝕刻的均勻性，使BING失效從原來的32減少到了10，良率從55提升到了80。通過電性參數(shù)的相關性分析和實驗驗證，我們發(fā)現(xiàn)增加第一層引洞蝕刻VIALETCH的時間從原來的300秒增加到330秒，能夠進一步減少BING和BIN10的失效，使BING失效從10減少到3，BIN10從5減少到4，良率從80提升到了9既。通過器件電性參數(shù)開啟電壓VT的調整，即NMOS襯底硼離子注入濃度定為L6XLO‘，/EM，，使NMOS的VT在O85V左右，PMOS襯底磷離子注入濃度定為275只10”/CMZ，使PMOS的VT在一。85V左右，我們可以把產(chǎn)品良率提升到了96左右。最后本文開展了產(chǎn)品可靠性驗證工作，獲得了熱載流子注入、開啟電壓穩(wěn)定性、電遷移、柵氧化層完整性和經(jīng)時擊穿等各項性能都非常理想的結果。關鍵詞半導體技術晶圓制造微電子中圖分類號TN4

簡介：分類號TG44474密級天津理工大學研究生學位論文天津理工大學研究生學位論文08MM低碳鋼低碳鋼汽車門框焊裝夾具設計汽車門框焊裝夾具設計及點焊工藝數(shù)值模擬及點焊工藝數(shù)值模擬（申請碩士學位）（申請碩士學位）學科專業(yè)材料加工工程材料加工工程研究方向材料成材料成形作者姓名李朝龍李朝龍指導教師李云濤副教授李云濤副教授2015年03月獨創(chuàng)性聲明獨創(chuàng)性聲明本人聲明所呈交的學位論文是本人在導師指導下進行的研究工作和取得的研究成果，除了文中特別加以標注和致謝之處外，論文中不包含其他人已經(jīng)發(fā)表或撰寫過的研究成果，也不包含為獲得天津理工大學或其他教育機構的學位或證書而使用過的材料。與我一同工作的同志對本研究所做的任何貢獻均已在論文中作了明確的說明并表示了謝意。學位論文作者簽名簽字日期年月日學位論文版權使用授權書學位論文版權使用授權書本學位論文作者完全了解天津理工大學有關保留、使用學位論文的規(guī)定。特授權天津理工大學可以將學位論文的全部或部分內(nèi)容編入有關數(shù)據(jù)庫進行檢索，并采用影印、縮印或掃描等復制手段保存、匯編，以供查閱和借閱。同意學校向國家有關部門或機構送交論文的復本和電子文件。（保密的學位論文在解密后適用本授權說明）學位論文作者簽名導師簽名簽字日期年月日簽字日期年月

簡介：復旦大學碩士學位論文05UMBICMOS項目金屬濺射工藝開發(fā)姓名楊飛申請學位級別碩士專業(yè)電子與通信工程指導教師姜國寶20071031摘要本文主要論述了一個0．5UMBICMOS工藝平臺項目中濺射金屬工藝的開發(fā)流程。該濺射工藝采用的是VARIAN公司的M2I磁控濺射系統(tǒng)。文章主要包括三個部分第一部分是針對M2I設備能力的介紹。第二部分是針對一個單一的濺射金屬菜單的建立以及優(yōu)化，文中以濺射鋁菜單為例，詳述了開發(fā)流程，并對幾個敏感參數(shù)的影響做了進一步分析以優(yōu)化菜單。評估鋁膜質量主要測試以下六項方塊電阻、均勻性、反射率、淀積速率、臺階覆蓋率、表面黑點狀況。工藝菜單中對以上質量要求起主要影響的參數(shù)包括濺射功率、襯底溫度、腔室壓力、背面氬氣和預熱時間。為縮短開發(fā)時間，方塊電阻、均勻性、反射率由于測試快速簡單，可先取這三項質量要求與各菜單參數(shù)做正交試驗，以縮小菜單參數(shù)的選擇范圍。其后依次討論了濺射功率對淀積速率的影響、腔室壓力與濺射功率對表面黑點狀況的影響、溫度對臺階覆蓋的影響。綜合以上各試驗結果，得出優(yōu)化的濺射鋁菜單。第三部分是針對0．5UM工藝較所面臨的金屬與硅表面接觸面積進一步縮小、接觸孔深寬比進一步加大的問題，采用如下工藝流程300TI減小接觸電阻一800ATIN作為阻擋層一RTA退火形成SILICIDE一5500AA1ALLOY采用冷鋁熱鋁工藝一350ATIN作為抗反射層。對于濺射TI菜單的建立可完全參照第二部分的流程，再次不做贅述。主要把重點放在以下四個方面1、濺射TIN菜單中N2流量的確定2、阻擋層TI／TIN對于不同接觸孔深寬比不同的臺階覆蓋能力；3、TI與SI由RTA方式退火后形成的SILICIDE與接觸電阻的關系；4、冷鋁與熱鋁工藝的相關討論。綜合以上各問題的結論，得出適合項目要求的濺射工藝菜單。作為一個單項工藝的開發(fā)，全文的主旨可認為是基于設備的工藝能力的實現(xiàn)。關鍵字濺射鋁SILICIDE濺射TIN冷鋁熱鋁中圖分類號NT4

簡介：碩士學位論文MASTERDISSERTATION③論文題目O補MC¨OS工藝622M№電荷泵鎖相環(huán)的設計學位類別學歷碩士聲徽、自路5§統(tǒng)工程領域2蝙1棗現(xiàn)作者姓名導師姓名完成時間劉賀挺窶建華副教授瞧曼警咖夫帥爹N，O工哪622MHZCCPLLDESIGNOF0．6／ZMCMOSTECHNICSABSTRACTPHASELOCKLOOPLOOPPLLISANIMPORTANTMODULEINANALOGANDMIXEDSIGNALCIRCUIT，ITCANTRACKINPUTSIGNALPHASEANDFREQUENCY,THENITOUTPUTSLOOKEDPHASE，SMALLJITTERSIGNAL．INSYSTEMAPPLICATIONITCALLUSEDINLOTSOFFIELD，SUCHASLOCKRECOVERY，CHANNELSELECT．THEDESIGNOFPREDOMINANTCAPABILITYISDIFFICULTANDPOPPROGRAMINTHEICDOMAINATALLTIMES．THISPAPERADOPTS0．6／ANCMOSTECHNIQUESTODESIGNINGACHARGEPUMPPHASELOCKEDLOOPCPPLLWHICHCANBEUSEDINSDHSYSTEM．FORTHISDESIGNEDCPPLLCANBEAPPLIEDTOTWOVELOCITYLEVELSSDHSYSTEMOFSTM1ANDSTM4，ITSIMPORTSIGNALFREQUENCYIS155．52MHZANDITSEXPORTSIGNALFREQUENCYIS622．08MHZ．VOLTAGECONTROLLEDOSCILLATORISAVERYIMPORTANTINPHASELOCKEDLOOP，THECAPABILITYOFTHEPHASELOCKEDLOOPBYDECIDEDTHECAPABILITYOFVOLTAGECONTROLLEDOSCILLATOR．INTHISCPPLLCIRCUITDESIGN，ARINGVOLTAGECONTROLLEDOSCILLATORVIACURRENTOFSATURATIONREGIONTUNING，ACMOSCAPACITIVELYCOUPLEDCU玎ENTAMIFILERBEUSEDTOACELLOFDELAY．ANOVELARCHITECTURECHARGEPUMPCIRCUITISPROPOSED，INWHICHTHECURRENTFOLLOWTECHNOLOGYISUSEDTOMAKEAPERFECTCURRENTMATCHINGCHARACTERISTICS，ANDTHECHARGEPUMPCANELIMINATETHEOVERSHOOTINJECTIONCURRENT，CLOCKFEEDTHROUGH．THEPHASEFREQUENCYDETECTORPFDMODULEADOPTSTHEPFDOFDYNAMICANDWITHOUTDIEAREA．WEHAVEMADEASIMULATIONBYUSINGTHESOFTWARESMARTSPICEAND0．6PRNMIXEDSIGNALCMOSTECHNIQUESPARAMETER,THERESULTSHOWSTHATTHECCPLLHAVEVERYGOODCAPABILITY．KEYWORDSDEADZONE,TUNINGRANGE，PHASENOISE，PHASELOCKEDLOOP，VOLTAGECONTROLLEDOSCILLATOR，CHARGEPUMP．5．

簡介：東南大學碩士學位論文05ΜM18V高壓CDMOS工藝開發(fā)與優(yōu)化姓名楊萬青申請學位級別碩士專業(yè)軟件工程指導教師李冰蘇巍20081230東南大學工程碩十學位論文最后還對實際硅片上的高壓器件進行了圓片級熱載流子可靠性評估，高壓器件通過國際電子元件工業(yè)聯(lián)合會厄DEC標準。研究結果表明該工藝的成功開發(fā)，可為國內(nèi)功率器件的應用市場提供一個低成本的代工工藝技術，為發(fā)展國內(nèi)半導體事業(yè)提供一種具有自主知識產(chǎn)權的生產(chǎn)技術能力。關鍵詞橫向雙擴散，導通電阻，比導通電阻，降低表面電場，可靠性II

簡介：●2．2．2橫向擴散MOSLDMOS?．．??????????????112．2．3雙擴散MOSFETDDD????????????????．．N第三章增強型高壓器件的工藝建立及其優(yōu)化??????????．133．1相關生產(chǎn)制程的介紹????，??????????????133．213．5V高壓工藝流程整合與相關模塊建立和優(yōu)化??????????233．2．1硅片的選擇????????????????????．243．2．2初始對準層與阱區(qū)建立?????????????????243．2．3硅的局部氧化隔離層的建立與優(yōu)化?????????????．．263．2．5柵極工藝優(yōu)化與PIP制程建立???????????????313．2．6柵側墻SPACER工藝優(yōu)化?一??????????????353．2．7接觸刻蝕工藝模塊優(yōu)化?．．?．?????????????．．373．2．8金屬層和鈍化層模塊?????????????????．．40第四章相關器件的構成和可靠性?????????????．．424．1高壓13．5V器件?????．‘J?????????????．．424．2低壓3．3V器件????????????????????494．3可靠性??????????????????????．564．3．1可靠性類型???????????????????．．564．3．2新工藝平臺可靠性結果????????????????．57第五章結論???????????????????．．63參考文獻????????????????????．．65致謝??????????????????????66一ABSTRACTWITHTHERAPIDDEVELOPMENTOFVERYLARGESCALEINTEGRATEDCIRCUITSVLSI，ITSINTEGRITYDENSITYISINCREASINGANDNEWREQUIREMENTSAREDEMANDEDFORDESIGNINGANDPROCESS．THISTHESISDESCRIBETHATCOMPANYESTABLISHEDNEWENHANCED13．5VHVPROCESSATO．35PMPLATFORMTOGETHERWITHWORLDWIDEFAMOUSDESIGNHOUSEINORDERT0MAINTAINITSOWNADVANTAGESINTHEHIGHLYCOMPETITIVESEMICONDUCTORMARKETING．ALARGENUMBEROFPROCESSMODULESHAVEBEENOPTIMIZATEDDURINGDEVELOPMENT．ONEOFTHEMOSTIMPORTANTMODULEIMPROVEMENTISTHECOMBINATIONOFNEWLOCOSPROCESSDEVELOPMENTWITHPOLYGATELITHOGRAPHYPROCESS．INLOCOSDRYETCHING，SILICONLOSSMAINTAINEDATABOUT100一200A，PADOXIDE1AYERREDUCEDFROM300ATO135A，ANDLOCOSOXIDETHICKNESSCHANGEFROM5000ATO4000A．THENTHEBIRD’SBEAKCANBEEFFECTIVELYCON”O(jiān)LLEDBELOW0．1I腳1EVEL，WHICHBREAKSTHOUGHTHECOMPANY’SORIGINALTECHNOLOGYBOTTLENECKANDACHIEVESO．4I枷WIDTHDEVICES．ATTHESAMETIMELOWV01TAGEDEVICEWIDTHISALSOREDUCD，WHICHISAKEYTOSHRINKTHEENTIRECHIPAREA．EMPLOYINGBARCINP01YGATELITHOGRAPHYPROCESSCOULDNARROWPATTERNDIFFERENCEWITHINSINGLECHIPANDTHESTABILITYOFPROCESSCANBEIMPROYEDTOPROVIDEASUFFICIENTMARGINOFPRODUCTIONWITHLITTLECOST．WEALSOSOLVEDPROBLEMSOFWSI，PEELANDCONTACTETCHARCINGTOINCREASEPRODUCTYIELD，MAKEACONTRIBUTIONFORSUCCESSFULMASSPRODUCTION．FINALFIXEDHVDEVICEPERFORMANCEMEETTHEREQUESTEDOFCUSTOMERWITHIDSATOFHVNMOSISABOUT600¨A／I姍ANDHVPMOSISAROUND400¨A／PM．THROUGHTHERELIABILITYTESTTHEDEVICES’1IFETIMECANBEGUARANTEEDFORMORETHAN10VEARS．KEYWORDSHIGHV01TAGEDEVICE，LOCOS，BARC，RELIABILITYC1ASSIFICATIONCODETN42

簡介：目錄摘要????????????????????．．1ABSTRACT???????????????????．．2引言?????????????????????3第一章集成電路工藝介紹??????????????．．41．1集成電路各模塊工藝??????????????．．41．2集成電路工藝流程???????????????．41．3金屬氧化物半導體MOS晶體管與雙極型晶體管的比較?????51．4BIPOLARCMOSDMOS工藝BCD工藝的形成????????71．5O．6UMBCD工藝的簡單流程?????????????81．6O．6UMBCD工藝典型器件剖面圖???????????．．91．7本章小結?????????????????．．12第二章工藝和器件模擬軟件?????????????．．132．1軟件簡介?????????????????．．132．2用戶界面GENESIS???????????????．．142．3流程建立模塊LIGAMENT??????????????142．4工藝模擬模塊DIOS???????????????152．5網(wǎng)格定義模塊MDRAW??????????????．．162．6器件模擬模塊DESSIS??????????????．172．7器件參數(shù)提取模塊INSPECT?????????????192．8圖形顯示模塊TECPLOT??????????????202．9模擬流程?????????????????．．202．10本章小結?????????????????．21第三章橫向雙擴散MOSLDMOS及減小表面電場RESURF技術????．223．1LDMOS的版圖及剖面結構?????????????223．2LDMOS的簡單工作模型?????????????．．233．3減小表面電場RESURF技術????????????．．253．4本章小結?????????????????．．30第四章0．6UMBCD工藝中幾種LDMOS管的優(yōu)化????????．．3L4．1LDMOS管工藝參數(shù)的優(yōu)化?????????????3L4．2比電阻RSP與各工藝參數(shù)的關系．??????????．．33摘要近幾年我國CMOS集成電路IC因國內(nèi)巨大的市場需求和政府的有力扶持得到了高速的發(fā)展，大大地縮短了與國外同行的差距，然而標準的CMOS工藝只適用于低壓、低功耗和大規(guī)模集成的電路，在需要更高耐壓和功率的應用領域，BICMOS和BCD工藝則更為合適。，BICMOS是BIPOLAR和CMOS工藝的集合體，BCD工藝則是在BICMOS基礎上又增加了DMOS器件，它們既能利用CMOS工藝的優(yōu)點，也能發(fā)揮BIP01AR和DMOS器件的長處，只是工藝相對比較復雜，相對于國外已經(jīng)發(fā)展了7、8代的BCD工藝來說，國內(nèi)目前尚處于起步階段，有著比較大的差距。LDMOS即通過雙擴散形成橫向溝道結構的高壓功率MOS，因其工作頻率高，輸入阻抗高、電流增益大，跨導線性高，負的電流溫度系數(shù)，以及因源、漏、柵三個電極均位于芯片表面，易于在平面工藝中通過內(nèi)部連線與低壓器件集成等優(yōu)點，在高壓集成電路HVIC和功率集成電路PIC被作為功率器件廣泛使用。在工藝上通常會采用場板和RESURF技術來提高LDMOS器件的性能，但是作為功率器件，其耐壓和導通電阻在工藝上始終是一對矛盾，另外和所有的MOS器件一樣，它也同樣面臨著尺寸縮小帶來的器件參數(shù)退化問題。本文作者通過對公司0．6UMBCD產(chǎn)品的測試并借助工藝與器件模擬軟件，對該工藝中低壓、中壓、高壓等不同耐壓要求的LDMOS管，在N阱包括N淡阱、PBODY、VT調節(jié)注入等工藝參數(shù)，在高邊HIGHSIDE、低邊10WSIDE等不同應用條件下器件的不同結構類型的選擇、以及橫向結構參數(shù)的進一步優(yōu)化，在器件源端版圖的畫法等方面都做了一些嘗試、得出了一些結論，并且提出了自己的一些建議，希望對讀者能有所幫助。關鍵詞PICBCDRESURF場板LDMOSTCAD中圖分類號TN432

簡介：東南大學碩士學位論文035ΜMSIGEBICMOS工藝35GHZ功率放大器的設計與實現(xiàn)姓名周建沖申請學位級別碩士專業(yè)電路與系統(tǒng)指導教師李智群20070301ABSTRAETABSTRACTW汕THEDEVELOPMENTOFWIRELESSCOMMUNICATIONTECHNOLOGIES，WIRELESSPRODUCTSSUCHASMOBILE曲ONE，WLANETEHAVEALREADYBEENUSEDINDAILYAPPLICATIONS．THECHARACTERISTICSOFWIDEBAND，HI【911COMMUNICATIONCAPACITYANDWIDEAREACOVERAGEOFSATELLITECOMMUNICATIONHAVEMADEITONEOFTHEMOSTIMPORTANTWIRELESSCOMMUNICATIONS．RFPOWERAMPLIFIERLIESALTHEENDOFTHETRANSMITTERANDITSMAINTASKISTOAMPLI母THEMODULATEDSIGNALANDTRANSMITITTHROUGHANTENNA．ITISONEOFTHEKEYPARTSFORWIRELESSCOMMUNICATIONSYSTEMSESPECIALLYLIKETHESATELLITECOMMUNICATIONSYSTEMWHICHNEEDSHIGHLINEARITYANDHIGHOUTPUTPOWER．ASARESULT，ITISMEANINGFULTORESEARCHANDDEVELOPRFPOWERAMPLIFIERSFORSATELLITECOMMUNICATIONS．THECOMMONLYUSEDTECHNOLOGIESFURRFPOWERAMPLIFIERDESIGNAREGAAS，SIGEBICMOSANDCMOS．THEGAASPROCESSHASEXCELLENTHIGHFREQUENCYPERFORMANCEANDOUTPUTPOWERCAPACITY,BUTITISQUITEEXPENSIVEANDTHEUNIFORMITYISBADDUETOPROCESSVARIATIONS．CONTRARILY,CMOSPROCESSHASLOWOUTPUTCAPACITYANDITISDIFFICULTFORHIGHOUTPUTPOWERAPPLICATIONS．THEPERFORMANCEOFSIGEBICMOSISBETWEENGAASANDCMOSWITHRELATIVELYLOWCOSTANDCOMPATIBLEWITHCMOSCIRCUITS．HENCE，ITISAGOODCHOICEFORMEDIUMOUTPUTPOWERAPPLICATIONS．THISTHESISISJUSTTHEPRERESEARCHOFTHERFPOWERAMPLIFIERDESIGNEDBYSIGEBICMOSPROCESS．THISTHESISPRESENTSTHEDESIGNOFAPOWERAMPLIFIERFORSATELLITECOMMUNICATIONSINAMS0．351ANSIGEBICMOSPROCESS．THECLASSATYPEWITHCOMMONEMITTERSTRUCTUREISCHOSEN．THECIMUITINCLUDESTHREECASCADEDSTAGESANDTHETOTALTRANSISTORAREARATIOFOREACHSTAGEISL24．ITHASONEINPUTMATCHINGNETWORK,TWOINTERSTAGEMATCHINGNETWORKSANDONEOUTPUTMATCHINGNETWORK．THEACTIVEPROPORTIONALCURRENTMIRRORBIASCIRCUITISCHOSENFOREACHSTAGE．THEPMSIMULATIONRESULTSSHOWTHATTHEAMPLIFIERCHIPMEETSTHESPECIFICATIONS，BUTITISNOTVERIFIEDBYPOSTSIMULATIONDUOTOLIMITINGTAPEOUTTIME．THETESTINGRESULTSSHOWTHATTHECHIPCAUWORKSTABLY,BUTTHECENTERF}EQU哪ISSHIFTEDTO800MHZWITHPOWERGAINOF24DBUNDLDBCOMPRESSIONOUTPUTPOWEROF25DBM．THETOTALAREAOFTHECHIPIS1．64X1．48MM2．CIRCUITDESIGN,SIMULATION,LAYOUTDRAWINGANDMEASUREMENTOFTHECHIPAREPRESENTEDINDETAILINTHISTHESIS．THENDETAILEDANALYSISOFTHEMEASUREMENTRESULTSISGIVEN．THEREASONS黜ANALYZEDBASEDONSIMULATIONANDTESTRESULTS．ATLAST,THEDESIGNMETHODISGIVENFORNEXTTURNDESIGN．KEYWORDSSIGEBICMOSTECHNOLOGY；RADIOFREQUENCYINTEGRATEDPOWERAMPLIFIER；LOADPULL；BREAKDOWNVOLTAGEBVCEO；LDBCOMPRESSIONPOINT；POWERADDEDEFFFICIENCY

簡介：東南大學碩士學位論文05UMOTP工藝開發(fā)與器件特性研究姓名馬春霞申請學位級別碩士專業(yè)軟件工程指導教師李冰房世林20081230ABSTRACTADOUBLEPOLYNMOSBASEDOTPONETIMEPROGRAMMEMORYCELLFULLYCOMPATIBLE謝THSTANDARDCMOSFABRICATIONPROCESSESISPRESENTED．EMBEDDEDMEMORYISTHEBESTSDCCTOFELECTRONICENGINEERDUETOSOMEADVANTAGEOFLOWYIELDANDGOODRELIABILITYPERFORMANCE．THEOTPPROCESSCOULDCOMPATIBLEWITHLOGICPROCESSANDREQUIREBEUERDATARETENTIONPERFORMANCEASCORECELLOFEMBEDDEDMEMORY．INORDERTOGETDATARETENTIONTARGET，SOMEESPECIALLYPROCESSISNECESSARY,SUCHASONOOXIDESINOXIDE，CELLSIDEWALLANDLINERSINPROTECTION．THECELLSWEREFABRICATEDUSINGAO．5UMSTANDARDCMOSPROCESSOFCSMCFAB．1．THISPAPERRESEARCH0．5URNOTPPROCESSANDDEVICECHARACTERISTIC．FIRSTINTRODUCENVMNONVOLATILEMEMORYDEVELOPMENT,RELIABILITYANDOTPAPPLIEDAREA．THENINTRODUCEOTPWORKTHEORYANDADJUSTMENTOFCELLANDPERIPHERYDEVICEPARAMETERS．THROUGHPROCESSTUNING，SUCHASONOFORMATIONANDETCH，UVSINDEPOSITION，GATEOXIDEBREAKDOWNVOLTAGEIMPROVEMENT，DEVICEPARAMETERSANDCHARACTERISTICMEETDESIGNTARGET．DEVICECHARACTERISTICINCLUDECELLOUTPUTCHARACTERISTIC，CELLPROGRAMSPEED，CELLDISTURB．LASTINTRODUCEPENPHERYDEVICETHRESHOLDVOLTAGERELIABILITYFAILUREANALYSISANDIMPROVEMENT．THEOTPPROCESSACCEPT0．5AMLOGICPROCESS．THROUGHPROCESSIMPROVEMENT，CELLDEVICECHARACTERISTIC，DATARETENTIONANDPERIPHERALDEVICETHRESHOLDVOLTAGERELIABILITYPERFORMANCECOULDREACHDESIGNTARGET．KEYWORDSNONVOLATILEMEMORY,OTP,ONO，DATARETENTION

簡介：論文題目035ΜMBCD工藝流程優(yōu)化與改善專業(yè)學位類別工程碩士學號200950301046作者姓名任曉梅指導教師李澤宏教授