集成電路低功耗內(nèi)建自測(cè)試技術(shù)的研究.pdf

1、集成電路技術(shù)的發(fā)展使芯片的集成度和復(fù)雜度大為提高，從而極大地增加了測(cè)試的難度和成本，給集成電路測(cè)試帶來了很大的挑戰(zhàn)。同時(shí)也對(duì)集成電路測(cè)試?yán)碚摰难芯亢蜏y(cè)試技術(shù)的研究提出了更加迫切的要求。內(nèi)建自測(cè)試（Built-in-Self-Test，BIST）能夠最大限度地把測(cè)試過程集成在芯片內(nèi)部，同時(shí)支持芯片全速測(cè)試（At-Speed-Testing），已成為解決芯片測(cè)試難題和降低測(cè)試成本的主要手段。但內(nèi)建自測(cè)試中的測(cè)試向量生成器（Test Patt

2、ern Generator,TPG）產(chǎn)生的隨機(jī)測(cè)試向量之間的相關(guān)性非常低，導(dǎo)致了測(cè)試模式下芯片的功耗要遠(yuǎn)大于芯片正常工作時(shí)的功耗，過高的測(cè)試功耗將引起芯片的可靠性和成品率下降，封裝成本的增加和待機(jī)時(shí)間的縮短。因此，測(cè)試模式下的低功耗問題對(duì)BIST的廣泛應(yīng)用提出了新的挑戰(zhàn)。
　　針對(duì)測(cè)試芯片時(shí)產(chǎn)生的高功耗問題，特別是為了解決深亞微米工藝技術(shù)和系統(tǒng)芯片（SoC）的發(fā)展而帶來的測(cè)試中的高功耗問題，文中研究了一種隨機(jī)單輸入跳變（Rando

3、m Single Input Change，RSIC）測(cè)試向量生成器的設(shè)計(jì)方案。在原有線性反饋移位寄存器（Linear Feedback Shift Register，LFSR）的基礎(chǔ)上加入邏輯轉(zhuǎn)換電路，對(duì)LFSR輸出的隨機(jī)測(cè)試向量進(jìn)行異或運(yùn)算，從而得到隨機(jī)單輸入跳變測(cè)試序列，用于測(cè)試時(shí)可降低被測(cè)電路的開關(guān)翻轉(zhuǎn)率，實(shí)現(xiàn)測(cè)試期間的低功耗。理論分析和功耗仿真結(jié)果表明，在對(duì)被測(cè)電路測(cè)試時(shí)，隨機(jī)單輸入跳變測(cè)試向量比傳統(tǒng)的隨機(jī)測(cè)試向量產(chǎn)生的功耗更

4、低，研究結(jié)果進(jìn)一步完善了單輸入跳變測(cè)試?yán)碚摗?br>　　研究了內(nèi)建自測(cè)試技術(shù)并在FPGA硬件平臺(tái)上加以實(shí)現(xiàn)。用VHDL語言描述了BIST結(jié)構(gòu)中的測(cè)試向量生成模塊（Test Pattern Generation,TPG）、測(cè)試響應(yīng)分析模塊（Test Response Analyzer,TRA）、測(cè)試控制模塊（Test controller,TC）和被測(cè)內(nèi)核，在FPGA Advantage集成環(huán)境下進(jìn)行了模擬仿真并用FPGA（EP1C6Q2

5、40C8）加以實(shí)現(xiàn)。理論分析與模擬仿真的結(jié)果和基于KH-310開發(fā)平臺(tái)的硬件驗(yàn)證，證實(shí)了這種內(nèi)建自測(cè)試原理電路實(shí)現(xiàn)方法是正確、有效的。將這種方法運(yùn)用于ASIC、IC或IP內(nèi)核的BIST中可縮短測(cè)試時(shí)間、降低測(cè)試成本。
　　提出了一種新型“柔性信號(hào)處理電路”的實(shí)現(xiàn)方法，它是以CMOS工藝制作的電荷耦合器件（Charge Coupled Devices,CCD）為核心構(gòu)造一個(gè)FIR（Finite Impulse Response，F(xiàn)I

6、R）濾波器電路，該電路可以作為信號(hào)調(diào)理電路，對(duì)儀器、傳感器之類的測(cè)量系統(tǒng)的頻率特性進(jìn)行后續(xù)處理，以達(dá)到展寬工作頻帶減少測(cè)試失真的目的。這種信號(hào)處理電路的主要優(yōu)點(diǎn)是具有“柔性”，只要對(duì)CCD器件工作時(shí)的時(shí)鐘頻率加以變化，就可以適用于多種測(cè)量系統(tǒng)，具有較大的實(shí)際工程應(yīng)用價(jià)值。另一方面，在用超大規(guī)模集成電路實(shí)現(xiàn)FIR濾波器時(shí)，由于高度的集成化和設(shè)計(jì)上的優(yōu)化使得對(duì)濾波器的測(cè)試變得非常困難，尤其是隨著人們對(duì)FIR濾波器性能要求的日益提高，濾波器的